-
公开(公告)号：CN102411988A
公开(公告)日：2012-04-11
申请号：CN201110053128.0
申请日：2011-03-04
Applicant: 株式会社东芝
Inventor： 及川恒平
CPC classification number: G11C11/5628 , G11C16/0483 , G11C16/3418
Abstract: 本发明的半导体存储装置，具备：存储单元阵列1，其形成有根据读出电平可保持数据的存储单元MC；控制部9，其对向上述存储单元MC写入的次数N(N为0以上的整数)计数，根据该次数向上述存储单元传送写入电压Vpgm及读出电压Vcgr；以及电压发生电路，其用上述写入电压写入数据，发生上述读出电压，并读出数据；在有写入请求时，发生上述读出电压，读出上述数据，使上述电压发生电路发生向比读出的阈值电压高的阈值电压转变的上述写入电压，对上述存储单元的上述次数的第N次(≥2)的写入请求达到规定值时，上述控制部删除上述存储单元保持的上述数据。
-
Patent Agency Ranking
公开(公告)号：CN1534781A
公开(公告)日：2004-10-06
申请号：CN200310123120.2
申请日：2003-12-17
IPC: H01L27/02 , G11C11/41 , G11C11/413 , G11C11/34
CPC classification number: G11C7/20
Abstract: 半导体器件(10)包含内部电源(30)，至少一个半导体电路模块(20)，延迟电路(40)和检测电路(50，60)。内部电源(30)当被初始化时输出初始化完成信号。半导体电路模块(20)根据内部电源(30)产生的电压进行操作。延迟电路(40)延迟初始化完成信号。检测电路(50，60)响应延迟电路(40)延迟的初始化完成信号和外部输入的第一输入信号命令半导体电路模块(20)开始操作。
-
公开(公告)号：CN104067342A
公开(公告)日：2014-09-24
申请号：CN201280067958.1
申请日：2012-08-29
Applicant: 株式会社东芝
Inventor： 及川恒平
CPC classification number: G11C16/08 , G11C5/02 , G11C5/06 , G11C5/063 , G11C8/08 , G11C8/12 , G11C16/0483 , G11C16/06 , G11C16/24
Abstract: 根据一个实施例，一种半导体包括第一和第二单元块、第一字线，逻辑电路和控制电路。第一单元块被耦合在第一端子和第二端子之间。第二单元块被耦合在第三端子和第四端子之间。第一字线被耦合到第一单元块中的第一存储单元和第二单元块中的第二存储单元。逻辑电路被耦合到第二和第四端子。控制电路被配置为控制施加给第一字线的电压，以使第一单元块和第二单元块输出基于存储在第一和第二存储单元中的数据的输出电压。
-
公开(公告)号：CN102479549A
公开(公告)日：2012-05-30
申请号：CN201110066965.7
申请日：2011-03-18
Applicant: 株式会社东芝
Inventor： 及川恒平
CPC classification number: G06F12/0246 , G06F2212/401 , G06F2212/7201
Abstract: 存储装置具有存储来自主机的数据的第一存储部、对管理第一存储部的信息存储的第二存储部和经第二存储部在主机与第一存储部之间数据传送的控制部。第一存储部具有多个块，多个块的每个含有多个页面。第二存储部具有保持第一存储部中的多个块中的可写入的块的信息的空闲块列表和保持第一存储部中的多个页面中的可写入的页面的信息的空闲页面列表。控制部在向第一存储部传送来自主机的数据时对块单位的数据进行压缩而生成压缩块数据，基于空闲块列表保持的信息将压缩块数据写入可写入的块，将写入了压缩块数据的块内没有写入压缩块数据的空闲区域中存在的页面信息保持于空闲页面列表，基于空闲页面列表保持的信息将页面单位的数据写入可写入的页面。
-
公开(公告)号：CN103493002A
公开(公告)日：2014-01-01
申请号：CN201180069847.X
申请日：2011-09-20
Applicant: 株式会社东芝
CPC classification number: G06F12/0246 , G06F3/0613 , G06F3/0659 , G06F3/0679
Abstract: 根据一个实施例，一种存储器系统包括多个非易失性存储器、地址转换器、多个通道控制器以及控制器。所述多个非易失性存储器连接到对应的通道。所述地址转换器把读取请求的逻辑地址转换成所述非易失性存储器的物理地址。每一个通道控制器被提供给每一条通道。每一个通道控制器具有多个队列，每一个队列存储至少两个读取请求。所述控制器选择未存储读取请求的队列，并且把读取请求传送到所选队列。
-
公开(公告)号：CN1328646C
公开(公告)日：2007-07-25
申请号：CN200310123120.2
申请日：2003-12-17
IPC: G06F1/24 , G06F12/16 , H01L27/02 , G11C11/413 , G11C11/34
CPC classification number: G11C7/20
Abstract: 半导体器件(10)包含内部电源(30)，至少一个半导体电路模块(20)，延迟电路(40)和检测电路(50，60)。内部电源(30)当被初始化时输出初始化完成信号。半导体电路模块(20)根据内部电源(30)产生的电压进行操作。延迟电路(40)延迟初始化完成信号。检测电路(50，60)响应延迟电路(40)延迟的初始化完成信号和外部输入的第一输入信号命令半导体电路模块(20)开始操作。
-
-
-
-
-
Search Results
6
records
(took 0.015 seconds)
