公开(公告)号：CN102231375A

公开(公告)日：2011-11-02

申请号：CN201110159556.1

申请日：2007-12-27

Applicant: 株式会社东芝

Inventor： 儿玉亲亮 ,  伊东干彦

IPC: H01L25/065 ,  H01L23/538 ,  H01L23/498 ,  G06K19/07

CPC classification number: H01L25/0657 ,  H01L24/06 ,  H01L2224/05553 ,  H01L2224/05599 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/49175 ,  H01L2224/85399 ,  H01L2225/0651 ,  H01L2225/06527 ,  H01L2225/06555 ,  H01L2225/06562 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01023 ,  H01L2924/01033 ,  H01L2924/01074 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/07802 ,  H01L2924/00

Abstract: 本发明提供一种半导体装置和具有该半导体装置的存储卡，半导体装置包括：封装衬底；第一至第四半导体芯片，具有长方形的上表面，依次层叠在封装衬底上，第一和第三半导体芯片分别具有仅沿一个短边设置的多个第一和第三焊盘，第二和第四半导体芯片分别具有仅沿一个短边设置的多个第二和第四焊盘，使由第二以及第四半导体芯片的长边和未设置多个第二焊盘的短边形成的顶点与由第一以及第三半导体芯片的长边和未设置多个第一焊盘的短边形成的顶点上下重合、且使第一以及第三半导体芯片的长边与第二以及第四半导体芯片的长边交叉地重叠，覆盖第一焊盘地在第二半导体芯片上层叠第三半导体芯片，覆盖第二焊盘地在第三半导体芯片上层叠第四半导体芯片。

公开(公告)号：CN101211902B

公开(公告)日：2011-08-10

申请号：CN200710160857.X

申请日：2007-12-27

Applicant: 株式会社东芝

Inventor： 儿玉亲亮 ,  伊东干彦

IPC: H01L25/00 ,  H01L25/065 ,  H01L23/488 ,  H01L23/498

CPC classification number: H01L25/0657 ,  H01L24/06 ,  H01L2224/05553 ,  H01L2224/05599 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/49175 ,  H01L2224/85399 ,  H01L2225/0651 ,  H01L2225/06527 ,  H01L2225/06555 ,  H01L2225/06562 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01023 ,  H01L2924/01033 ,  H01L2924/01074 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/07802 ,  H01L2924/00

Abstract: 本发明提供半导体装置。能够使多芯片封装小型化以及轻薄化，此外能够简化封装内的接线。涉及本发明的半导体装置，具备，封装衬底(100)；具有长方形的上面，的层叠在上述封装衬底(100)上的第1以及第2半导体芯片(10、20)，上述第1半导体芯片(10)具有沿着一条短边W1设置的多个第1焊盘(11)，上述第2半导体芯片(20)具有沿着1条短边设置的多个第2焊盘(21)，层叠成由上述第2半导体芯片的长边和没有设置上述多个第2焊盘(21)的短边组成的顶点，和由上述第1半导体芯片(10)的长边和没有设置上述多个第1焊盘(11)的短边的顶点在上下重合，第1以及第2半导体芯片(10、20)的长边交叉。

公开(公告)号：CN102214643A

公开(公告)日：2011-10-12

申请号：CN201110159558.0

申请日：2007-12-27

Applicant: 株式会社东芝

Inventor： 儿玉亲亮 ,  伊东干彦

IPC: H01L25/065

CPC classification number: H01L25/0657 ,  H01L24/06 ,  H01L2224/05553 ,  H01L2224/05599 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/49175 ,  H01L2224/85399 ,  H01L2225/0651 ,  H01L2225/06527 ,  H01L2225/06555 ,  H01L2225/06562 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01023 ,  H01L2924/01033 ,  H01L2924/01074 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/07802 ,  H01L2924/00

Abstract: 本发明提供一种半导体装置和具有该半导体装置的存储卡，该半导体装置包括：封装衬底；第一半导体芯片至第四半导体芯片，具有长方形的上表面，沿一个长边设置有多个焊盘；以及上述第一半导体芯片和上述第二半导体芯片以使未设置上述焊盘的长边彼此接触的方式在上述封装衬底上并列配置，上述第三半导体芯片和上述第四半导体芯片以使未设置上述焊盘的长边彼此接触、且使上述第三半导体芯片和上述第四半导体芯片的短边与上述第一半导体芯片和上述第二半导体芯片的短边交叉的方式并列地层叠在上述第一半导体芯片和上述第二半导体芯片上。

公开(公告)号：CN102214629A

公开(公告)日：2011-10-12

申请号：CN201110159650.7

申请日：2007-12-27

Applicant: 株式会社东芝

Inventor： 儿玉亲亮 ,  伊东干彦

IPC: H01L23/488 ,  H01L25/065

CPC classification number: H01L25/0657 ,  H01L24/06 ,  H01L2224/05553 ,  H01L2224/05599 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/49175 ,  H01L2224/85399 ,  H01L2225/0651 ,  H01L2225/06527 ,  H01L2225/06555 ,  H01L2225/06562 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01023 ,  H01L2924/01033 ,  H01L2924/01074 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/07802 ,  H01L2924/00

Abstract: 本发明提供一种半导体装置和具有该半导体装置的存储卡，该半导体装置包括：封装衬底，在表面具有多个第一和第二衬底焊盘和连接第一和第二衬底焊盘的衬底布线；长方形的第一半导体芯片，层叠在封装衬底的表面上，具有沿长方形的短边设置的多个第一焊盘；以及长方形的第二半导体芯片，层叠在第一半导体芯片上，具有沿长方形的短边设置的多个第二焊盘，以使由第二半导体芯片的长边和未设置多个第二焊盘的短边形成的顶点与由第一半导体芯片的长边和未设置多个第一焊盘的短边形成的顶点上下重合、且使第一与第二半导体芯片的长边交叉地重叠，第一与第二焊盘是镜面状反转的排列，第一衬底焊盘与第一焊盘、第二衬底焊盘与第二焊盘分别连接。

公开(公告)号：CN101211902A

公开(公告)日：2008-07-02

申请号：CN200710160857.X

申请日：2007-12-27

Applicant: 株式会社东芝

Inventor： 儿玉亲亮 ,  伊东干彦

IPC: H01L25/00 ,  H01L25/065 ,  H01L23/488 ,  H01L23/498

CPC classification number: H01L25/0657 ,  H01L24/06 ,  H01L2224/05553 ,  H01L2224/05599 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/49175 ,  H01L2224/85399 ,  H01L2225/0651 ,  H01L2225/06527 ,  H01L2225/06555 ,  H01L2225/06562 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01023 ,  H01L2924/01033 ,  H01L2924/01074 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/07802 ,  H01L2924/00

Abstract: 本发明提供半导体装置。能够使多芯片封装小型化以及轻薄化，此外能够简化封装内的接线。涉及本发明的半导体装置，具备，封装衬底(100)；具有长方形的上面的层叠在上述封装衬底(100)上的第1以及第2半导体芯片(10、20)，上述第1半导体芯片(10)具有沿着一条短边W1设置的多个第1焊盘(11)，上述第2半导体芯片(20)具有沿着1条短边设置的多个第2焊盘(21)，层叠成由上述第2半导体芯片的长边和没有设置上述多个第2焊盘(21)的短边组成的顶点，和由上述第1半导体芯片(10)的长边和没有设置上述多个第1焊盘(11)的短边的顶点在上下重合，第1以及第2半导体芯片(10、20)的长边交叉。