-
公开(公告)号:CN102712061A
公开(公告)日:2012-10-03
申请号:CN201180006619.8
申请日:2011-01-20
Applicant: 株式会社东芝
CPC classification number: F22B25/00 , B23K26/14 , B23K26/282 , B23K2101/06 , B23K2103/16 , F16L9/20 , F22B1/066 , F22B37/104
Abstract: 一种二重管,是将具有内管和外管的多个二重管构成部件在轴向端部的焊接部进行焊接而连结的二重管,在二重管构成部件的焊接部,设置有轴向长度为由于该焊接部的焊接而发生的背面焊道宽度的1/2以上或者焊道宽度的1/2以上的槽。
-
公开(公告)号:CN101394967B
公开(公告)日:2011-09-21
申请号:CN200780007152.2
申请日:2007-02-28
Applicant: 株式会社东芝
Abstract: 本发明提供一种的水中补焊方法,当在水中通过激光来进行焊接修补时,可抑制/防止残留的水分喷出时焊接金属飞溅而发生焊接不良的不合格情况。以通过养护板(3)来覆盖包含修补对象部的金属制构造物(2)的表面的方式,在水中将该养护板(3)焊接在构造物(2)上。焊接是在将惰性气体(10)供给焊接部的同时,在水中利用激光焊接来焊接养护板(3)的周围,通过养护板(3)来密封修补对象部。在与激光焊接的激光(7)同轴地将惰性气体(10)供给焊接部的同时进行焊接。预先在养护板(3)设置有用于排出焊接中残留在养护板(3)与构造物(2)之间的水所产生的水蒸气的开口,在将养护板(3)的周围焊接在构造物(2)上之后,封闭开口。
-
公开(公告)号:CN101394967A
公开(公告)日:2009-03-25
申请号:CN200780007152.2
申请日:2007-02-28
Applicant: 株式会社东芝
Abstract: 本发明提供一种水中补焊方法,当在水中通过激光来进行焊接修补时,可抑制/防止残留的水分喷出时焊接金属飞溅而发生焊接不良的不合格情况。以通过养护板(3)来覆盖包含修补对象部的金属制构造物(2)的表面的方式,在水中将该养护板(3)焊接在构造物(2)上。焊接是在将惰性气体(10)供给焊接部的同时,在水中利用激光焊接来焊接养护板(3)的周围,通过养护板(3)来密封修补对象部。在与激光焊接的激光(7)同轴地将惰性气体(10)供给焊接部的同时进行焊接。预先在养护板(3)设置有用于排出焊接中残留在养护板(3)与构造物(2)之间的水所产生的水蒸气的开口,在将养护板(3)的周围焊接在构造物(2)上之后,封闭开口。
-
公开(公告)号:CN102712061B
公开(公告)日:2015-06-17
申请号:CN201180006619.8
申请日:2011-01-20
Applicant: 株式会社东芝
CPC classification number: F22B25/00 , B23K26/14 , B23K26/282 , B23K2101/06 , B23K2103/16 , F16L9/20 , F22B1/066 , F22B37/104
Abstract: 一种二重管,是将具有内管和外管的多个二重管构成部件在轴向端部的焊接部进行焊接而连结的二重管,在二重管构成部件的焊接部,设置有轴向长度为由于该焊接部的焊接而发生的背面焊道宽度的1/2以上或者焊道宽度的1/2以上的槽。
-
公开(公告)号:CN1120224A
公开(公告)日:1996-04-10
申请号:CN95105153.9
申请日:1995-04-13
Applicant: 株式会社东芝
IPC: G11B15/04
CPC classification number: G11C8/10
Abstract: 在采用通过利用多个行译码器的输出的逻辑和来选择行、对多行同时存取的方式的场合,对于位于存储单元阵列一端的行,也能利用与此行对应的行译码器的输出和别的行译码器的输出的逻辑和来进行存取。设置多于存储单元阵列的行地址数的行译码器12以及与行地址数同数量的逻辑电路(13、14),通过逻辑电路,利用对互不相同的行地址进行译码的多个行译码器的输出的逻辑和,对相应的行的行门进行转换控制。
-
公开(公告)号:CN1041250C
公开(公告)日:1998-12-16
申请号:CN95105153.9
申请日:1995-04-13
Applicant: 株式会社东芝
IPC: G11C7/00
CPC classification number: G11C8/10
Abstract: 在采用通过利用多个行译码器的输出的逻辑和来选择行、对多行同时存取的方式的场合,对于位于存储单元阵列一端的行,也能利用与此行对应的行译码器的输出和别的行译码器的输出的逻辑和来进行存取。设置多于存储单元阵列的行地址数的行译码器12以及与行地址数同数量的逻辑电路(13、14),通过逻辑电路,利用对互不相同的行地址进行译码的多个行译码器的输出的逻辑和,对相应的行的行门进行转换控制。
-
-
-
-
-