公开(公告)号：CN1111417A

公开(公告)日：1995-11-08

申请号：CN95103623.8

申请日：1995-03-28

Applicant: 株式会社东芝

Inventor： 佐佐木忠宽

IPC: H03H11/24

CPC classification number: H03H11/245

Abstract: 本发明的半导体电路可以尽可能地防止衰减器增加时增大通过损失和电路设计面积。本发明的结构特征是具单元级进衰减器4和电流源电路201、202、203，单元级进衰减器具有作为开关的FET、与其并联的衰减电阻6和用于关断的电阻7、8；电流源电路201、202、203具有电流源FET231、232、233并用电流源FET控制流入作为开关的FET的栅极的电流值。

公开(公告)号：CN104010433B

公开(公告)日：2017-04-12

申请号：CN201410067244.1

申请日：2014-02-26

Applicant: 株式会社东芝

Inventor： 佐佐木忠宽 ,  山田浩

IPC: H05K1/02

CPC classification number: H01P1/212 ,  H01P1/2005 ,  H05K1/0236 ,  H05K1/0298

Abstract: 实施方式涉及电子电路及电子设备，该电子电路具备电源线，该电源线设有第一EBG图案，该第一EBG图案具有第一线状部，该第一线状部沿电源线的伸长方向伸长，一个端部以外的周围被第一狭缝部包围。

公开(公告)号：CN104010433A

公开(公告)日：2014-08-27

申请号：CN201410067244.1

申请日：2014-02-26

Applicant: 株式会社东芝

Inventor： 佐佐木忠宽 ,  山田浩

IPC: H05K1/02

CPC classification number: H01P1/212 ,  H01P1/2005 ,  H05K1/0236 ,  H05K1/0298

Abstract: 实施方式涉及电子电路及电子设备，该电子电路具备电源线，该电源线设有第一EBG图案，该第一EBG图案具有第一线状部，该第一线状部沿电源线的伸长方向伸长，一个端部以外的周围被第一狭缝部包围。

公开(公告)号：CN1113460C

公开(公告)日：2003-07-02

申请号：CN95103623.8

申请日：1995-03-28

Applicant: 株式会社东芝

Inventor： 佐佐木忠宽

IPC: H03H11/24

CPC classification number: H03H11/245

Abstract: 本发明的衰减装置可以尽可能地防止衰减器增加时增大通过损失和电路设计面积。本发明的结构特征是具单元级进衰减器4和电流源电路201、202、203，单元级进衰减器具有作为开关的FET、与其并联的衰减电阻6和用于关断的电阻7、8；电流源电路201、202、203具有电流源FET231、232、233并用电流源FET控制流入作为开关的FET的栅极的电流值。