公开(公告)号：CN1185708C

公开(公告)日：2005-01-19

申请号：CN01116669.X

申请日：2001-04-20

Applicant: 株式会社东芝

Inventor： 佐佐木圭一 ,  作井康司

IPC: H01L25/04 ,  H01L25/065

CPC classification number: H01L23/525 ,  H01L23/481 ,  H01L23/5256 ,  H01L25/0657 ,  H01L2224/05001 ,  H01L2224/05569 ,  H01L2224/0557 ,  H01L2224/05571 ,  H01L2224/16 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/01078 ,  H01L2924/13091 ,  H01L2924/00

Abstract: 对同样构成的多个半导体芯片进行叠层，构成一种多芯片半导体器件。在上述各半导体芯片内设置有自由可选电路。在该自由可选电路中设置了相当于各芯片叠层级数的熔丝，通过切断该熔丝，单独接收各芯片的芯片控制信号。

公开(公告)号：CN1318866A

公开(公告)日：2001-10-24

申请号：CN01116669.X

申请日：2001-04-20

Applicant: 株式会社东芝

Inventor： 佐佐木圭一 ,  作井康司

IPC: H01L25/04 ,  H01L25/065

CPC classification number: H01L23/525 ,  H01L23/481 ,  H01L23/5256 ,  H01L25/0657 ,  H01L2224/05001 ,  H01L2224/05569 ,  H01L2224/0557 ,  H01L2224/05571 ,  H01L2224/16 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/01078 ,  H01L2924/13091 ,  H01L2924/00

Abstract: 对同样构成的多个半导体芯片进行叠层,构成一种多芯片半导体器件。在上述各半导体芯片内设置有自由可选电路。在该自由可选电路中设置了相当于各芯片叠层级数的熔丝,通过切断该熔丝,单独接收各芯片的芯片控制信号。

公开(公告)号：CN1438687A

公开(公告)日：2003-08-27

申请号：CN02154213.9

申请日：2002-12-27

Applicant: 株式会社东芝

Inventor： 泽田佳奈子 ,  佐佐木圭一

IPC: H01L21/60 ,  H01L21/00

Abstract: 提供一种半导体器件，包括：包含元件的第1衬底；贯通所述第1衬底的第1栓塞，所述第1栓塞的材料为导电材料，所述第1栓塞与所述元件电连接；设置在所述第1衬底上方的第2衬底。所述第2衬底通过所述的第1栓塞与所述元件电连接；以及贯通所述第1衬底的第2栓塞，所述第2栓塞的材料为非绝缘材料，所述第2栓塞与所述第2衬底电连接。

公开(公告)号：CN1215542C

公开(公告)日：2005-08-17

申请号：CN02154213.9

申请日：2002-12-27

Applicant: 株式会社东芝

Inventor： 泽田佳奈子 ,  佐佐木圭一

IPC: H01L21/60 ,  H01L21/00

Abstract: 提供一种半导体器件及其制造方法，该半导体器件包括：包含元件的第1衬底；贯通所述第1衬底的第1栓塞，所述第1栓塞的材料为导电材料，且所述第1栓塞与所述元件电连接；设置在所述第1衬底上方的第2衬底，所述第2衬底通过所述的第1栓塞与所述元件电连接；以及贯通所述第1衬底的第2栓塞，所述第2栓塞的材料为非绝缘材料，所述第2栓塞不与所述第2衬底电连接，且所述第2栓塞用于检测所述第1衬底的厚度。