-
公开(公告)号：CN1438650A
公开(公告)日：2003-08-27
申请号：CN02160414.2
申请日：2002-12-30
Applicant: 株式会社东芝
Inventor： 东知辉
CPC classification number: G11C11/15
Abstract: 一种半导体存储器件，其中包括存储单元阵列、字线、副读出线、主读出线、行解码器、列解码器、第一开关元件、读出电路、以及写入电路。每个存储单元阵列具有包括磁阻元件的存储单元的一个矩阵。每个磁阻元件具有第一和第二磁性层以及在第一和第二磁性层之间的第一绝缘层。该字线连接到在每一行上的第一磁性层。该副读出线连接到在每一列上的第二磁性层。该主读出线连接到每个副读出线。该行解码器和列解码器选择一条字线和副读出线。该第一开关元件把由该列解码器所选择的副读出线连接到该主读出线。该读取电路从存储单元中读出数据。该写入电路在存储单元中写入数据。
-
公开(公告)号：CN1327446C
公开(公告)日：2007-07-18
申请号：CN02160834.2
申请日：2002-12-27
Applicant: 株式会社东芝
Abstract: TMR元件被设置在字线和位线之间的交叉点处。每个字线的一端通过行选择开关连接到接地点。每个位线的一端连接到位线偏置电路。在读取操作中，该位线偏置电路把偏置电势施加到所有位线。该被选择的字线被短路到接地点。未被选择的字线被设置在浮置状态。
-
公开(公告)号：CN1310253C
公开(公告)日：2007-04-11
申请号：CN02157557.6
申请日：2002-12-20
Applicant: 株式会社东芝
Abstract: 读出块是由横向并排的多个TMR元件构成。读出块内TMR元件的一端共通连接，经由读出选择开关连到源线。TMR元件的另一端分别单独连到读出位线/写入字线。读出位线/写入字线经由行选择开关连到共通数据线。共通数据线连到读出电路。
-
公开(公告)号：CN1428787A
公开(公告)日：2003-07-09
申请号：CN02157557.6
申请日：2002-12-20
Applicant: 株式会社东芝
Abstract: 读出块是由横向并排的多个TMR元件构成。读出块内TMR元件的一端共通连接，经由读出选择开关连到源线。TMR元件的另一端分别单独连到读出位线/写入字线。读出位线/写入字线经由行选择开关连到共通数据线。共通数据线连到读出电路。
-
公开(公告)号：CN100412984C
公开(公告)日：2008-08-20
申请号：CN03145438.0
申请日：2003-02-21
Applicant: 株式会社东芝
CPC classification number: G11C11/16
Abstract: 提供一种磁随机存取存储器，具备：存储器单元阵列，具有利用磁致电阻效应来存储数据的多个存储器单元在第1方向上排列，且上述多个存储器单元的一端连接到公共电极上的存储器单元块；第1功能线，在上述存储器单元阵列内沿上述第1方向延伸，且连接到上述公共电极上；多个第2功能线，对应于上述多个存储器单元而设置，在上述存储器单元阵列内沿与上述第1方向交叉的第2方向延伸，且分别直接连接到上述多个存储器单元的另一端上；和第3功能线，离开上述多个存储器单元并与上述第1功能线绝缘，且在上述多个存储器单元中共用，被用于针对上述存储器单元的数据写入。
-
Patent Agency Ranking
公开(公告)号：CN1574070A
公开(公告)日：2005-02-02
申请号：CN200410045371.8
申请日：2004-05-21
Applicant: 株式会社东芝
Abstract: 本发明提供MRAM及其数据读法。本发明的目的是提供一种可获得大容量化及高集成化而存取速度也可实现高速化的磁性随机存取存储器及其数据读出方法。在使用交叉点型的存储单元和采用分层位线结构的MRAM中，在读出动作时，使与选择单元同一副位线(SBL1～SBL8)相连接的存储单元(MC11～MC48)的字线(RWL1～RWL8)保持电浮动状态，对与选择单元不同的副位线相连接的存储单元的字线供给与主位线(MBL1～MBL4)同一电位。通过使用交叉点型存储单元，可很容易获得大容量化及高集成化。另外，可以抑制交叉点型存储单元固有的读出时的误差电流分量，并且，通过将处于非选择状态的全部副位线的电位设定为与主位线相同，可以使读出动作做到高速化。
-
公开(公告)号：CN1534679A
公开(公告)日：2004-10-06
申请号：CN200310124315.9
申请日：2003-12-26
Applicant: 株式会社东芝
CPC classification number: G11C11/15
Abstract: 本发明公开了一种磁随机存取存储器，由存储单元、副位线、主位线、读出放大器、配线、第1动作电路、第2动作电路，以及字线构成。上述存储单元，由通过磁性电阻变化的磁阻元件构成。上述副位线，与上述存储单元的一端连接。上述主位线，通过第1选择电路与上述副位线连接。上述读出放大器，通过第2选择电路与上述主位线连接。上述配线，与上述存储单元的另一端连接，被配置在第1方向上。上述第1动作电路，通过第3选择电路与上述配线的一端连接。上述第2动作电路，与上述配线的另一端连接。上述字线，被配置在通过上述存储单元和上述配线连接的交点上，和上述第1方向正交的第2方向上。能实现低消耗电力且能进行高速写入动作。
-
公开(公告)号：CN1469386A
公开(公告)日：2004-01-21
申请号：CN03145438.0
申请日：2003-02-21
Applicant: 株式会社东芝
CPC classification number: G11C11/16
Abstract: 提供一种磁随机存取存储器。读取功能块(BK11)由横向排列的多个MTJ元件(12)构成。读取功能块(BK11)内的MTJ元件(12)的一端共同连接，其连接点不经由选择开关，直接连接在读取字线(RWL1)上。MTJ元件(12)的另一端分别独立地连接在读取位线(RBL1、…RBL4)/写入字线(WW1、…WWL4)上。读取位线(RBL1、…RBL4)/写入字线(WWL1、…WWL4)经由行选择开关(RSW2)，连接在共用数据线(30)上。共用数据线(30)连接在读取电路(29B)上。
-
公开(公告)号：CN100447894C
公开(公告)日：2008-12-31
申请号：CN200410045371.8
申请日：2004-05-21
Applicant: 株式会社东芝
Abstract: 本发明提供MRAM及其数据读法。本发明的目的是提供一种可获得大容量化及高集成化而存取速度也可实现高速化的磁性随机存取存储器及其数据读出方法。在使用交叉点型的存储单元和采用分层位线结构的MRAM中，在读出动作时，使与选择单元同一副位线(SBL1～SBL8)相连接的存储单元(MC11～MC48)的字线(RWL1～RWL8)保持电浮动状态，对与选择单元不同的副位线相连接的存储单元的字线供给与主位线(MBL1～MBL4)同一电位。通过使用交叉点型存储单元，可很容易获得大容量化及高集成化。另外，可以抑制交叉点型存储单元固有的读出时的误差电流分量，并且，通过将处于非选择状态的全部副位线的电位设定为与主位线相同，可以使读出动作做到高速化。
-
公开(公告)号：CN100367406C
公开(公告)日：2008-02-06
申请号：CN200310124315.9
申请日：2003-12-26
Applicant: 株式会社东芝
CPC classification number: G11C11/15
Abstract: 本发明公开了一种磁随机存取存储器，由存储单元、副位线、主位线、读出放大器、配线、第1动作电路、第2动作电路，以及字线构成。上述存储单元，由通过磁性电阻变化的磁阻元件构成。上述副位线，与上述存储单元的一端连接。上述主位线，通过第1选择电路与上述副位线连接。上述读出放大器，通过第2选择电路与上述主位线连接。上述配线，与上述存储单元的另一端连接，被配置在第1方向上。上述第1动作电路，通过第3选择电路与上述配线的一端连接。上述第2动作电路，与上述配线的另一端连接。上述字线，被配置在通过上述存储单元和上述配线连接的交点上，和上述第1方向正交的第2方向上。能实现低消耗电力且能进行高速写入动作。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.024 seconds)
