公开(公告)号：CN101053158A

公开(公告)日：2007-10-10

申请号：CN200680001087.8

申请日：2006-10-02

Applicant: 松下电器产业株式会社

Inventor： 铁川龙也 ,  冈本稔 ,  丸井信一

IPC: H03K19/177 ,  G06F17/50

CPC classification number: H03K19/1774 ,  G06F17/5054

Abstract: 本发明公开了可重构半导体集成电路及其处理分配方法。多组逻辑单元组(LEG11)～逻辑单元组(LEG33)分别包含至少一个为可重构半导体集成电路的构成要素的逻辑单元。在进行数据的接收和传送的逻辑单元组(LEG11)～逻辑单元组(LEG33)之间，例如，在逻辑单元组(LEG11)、逻辑单元组(LEG12)之间，将时钟输出端子和时钟输入端子通过布线连接起来，将数据输出端子和数据输入端子通过延时元件(101)连接起来。因此，各逻辑单元组(LEG11)～逻辑单元组(LEG33)在时机设计上是相互独立的。这样一来，当在利用多组逻辑单元组所完成的半导体集成电路中，需要进行重新设计时，仅通过对新的电路进行设计，再将该新的电路连接到已有的电路上，或者，仅去掉不需要的逻辑单元组，就能够完成新的半导体集成电路。