-
公开(公告)号：CN101496283A
公开(公告)日：2009-07-29
申请号：CN200780028272.0
申请日：2007-07-19
Applicant: 松下电器产业株式会社
Inventor： 丸井信一
IPC: H03K19/177 , H01L21/82
CPC classification number: H03K19/17736 , H03K19/17796
Abstract: 本发明所涉及的半导体集成电路(100)具有：多个可重构核(101)，与时钟同步工作，可重构自身的逻辑，且所述多个可重构核被各自分离布置；以及第一寄存器电路群(102)，形成在所述多个可重构核(101)包括的第一可重构核和第二可重构核之间，暂时保持所述第一可重构核的输出，并输出到所述第二可重构核，所述多个可重构核(101)各自具有：多个逻辑单元(201)，被布置成阵列状，并各自实现规定的逻辑；以及布线(202以及203)，在所述多个逻辑单元(201)之间进行连接，且所述布线是可编程的布线。
-
公开(公告)号：CN1565079A
公开(公告)日：2005-01-12
申请号：CN02819478.0
申请日：2002-11-20
Applicant: 松下电器产业株式会社
CPC classification number: G06F1/24
Abstract: 在成为电源切断对象的电路块(110)中，在两系统的电源线(141、143)上，在电源端子(140、142)的附近分别配置电压检测电路(130、134)，在距离所述电源端子(140、142)远的规定位置分别配置电压检测电路(132、136)。这些电压检测电路只由MOS晶体管构成。当从电源供给电路150再投入电源时，在所述全部各电压检测电路中，检测到电源电压达到设定电位后，复原信号发生电路(160)解除向电路块(110)的复原信号的输入。所以，当电源电压成为设定电压后，就解除了复原状态，因此可以正常地进行半导体电路的初始化，由此，提供可以适当地发生通电复原信号的半导体集成电路。
-
公开(公告)号：CN101167300A
公开(公告)日：2008-04-23
申请号：CN200680014095.6
申请日：2006-04-24
Applicant: 松下电器产业株式会社
CPC classification number: H04L9/0877 , H04L9/3247 , H04L2209/12 , H04L2209/60
Abstract: 本发明的技术课题是提供一种随着新加密方式的导入将与新加密方式对应的设备密钥安全且简单地分发给各设备的技术。该技术的内容再现装置(100)具有可改写的FPGA(122)，内容再现装置(100)取得密钥生成电路程序，该密钥生成电路程序表示生成适合于新加密方式的设备密钥的密钥生成电路的结构。根据所取得的密钥生成电路程序，改写FPGA(122)来构筑密钥生成电路，由构筑的密钥生成电路生成适合于新加密方式的设备密钥。
-
公开(公告)号：CN101167300B
公开(公告)日：2011-08-10
申请号：CN200680014095.6
申请日：2006-04-24
Applicant: 松下电器产业株式会社
CPC classification number: H04L9/0877 , H04L9/3247 , H04L2209/12 , H04L2209/60
Abstract: 本发明的技术课题是提供一种随着新加密方式的导入将与新加密方式对应的设备密钥安全且简单地分发给各设备的技术。该技术的内容再现装置(100)具有可改写的FPGA(122)，内容再现装置(100)取得密钥生成电路程序，该密钥生成电路程序表示生成适合于新加密方式的设备密钥的密钥生成电路的结构。根据所取得的密钥生成电路程序，改写FPGA(122)来构筑密钥生成电路，由构筑的密钥生成电路生成适合于新加密方式的设备密钥。
-
公开(公告)号：CN100470759C
公开(公告)日：2009-03-18
申请号：CN200580001832.4
申请日：2005-03-10
Applicant: 松下电器产业株式会社
IPC: H01L21/82 , H01L21/8234 , H01L27/088
CPC classification number: H01L27/118
Abstract: 一种可编程逻辑设备包括功耗和面积可以减少的可编程元件。可编程逻辑设备(101)包括：第一逻辑元件(102)；和第二逻辑元件(104)，其具有与所述第一逻辑元件(102)相同的逻辑，但是其操作速度的设计上限低于第一逻辑元件(102)的操作速度的设计上限。
-
Patent Agency Ranking
公开(公告)号：CN1906754A
公开(公告)日：2007-01-31
申请号：CN200580001832.4
申请日：2005-03-10
Applicant: 松下电器产业株式会社
IPC: H01L21/82 , H01L21/8234 , H01L27/088
CPC classification number: H01L27/118
Abstract: 一种可编程逻辑设备包括功耗和面积可以减少的可编程元件。可编程逻辑设备(101)包括：第一逻辑元件(102)；和第二逻辑元件(104)，其具有与所述第一逻辑元件(102)相同的逻辑，但是其操作速度的设计上限低于第一逻辑元件(102)的操作速度的设计上限。
-
公开(公告)号：CN101194460B
公开(公告)日：2011-02-09
申请号：CN200680020397.4
申请日：2006-04-07
Applicant: 松下电器产业株式会社
IPC: H04L9/14
CPC classification number: H04L9/0891 , H04L2209/60
Abstract: 本发明目的在于提供一种能够在不增加可改写的电路的情况下安全地取得有关与新的加密方式对应的电路形成信息的装置。内容再现装置(100)具备可改写的FPGA122，并存储有表示解密处理电路的结构的解密电路程序，该解密处理电路按照规定的加密方式进行解密处理。内容再现装置(100)按照上述解密电路程序改写FPGA122，来构筑上述解密处理电路。从外部取得按照上述规定的加密方式对包含有与新的加密方式对应的解密电路程序的文件进行加密而得的加密文件，并由被构筑的解密处理电路对加密文件进行解密。
-
公开(公告)号：CN101194460A
公开(公告)日：2008-06-04
申请号：CN200680020397.4
申请日：2006-04-07
Applicant: 松下电器产业株式会社
IPC: H04L9/14
CPC classification number: H04L9/0891 , H04L2209/60
Abstract: 本发明目的在于提供一种能够在不增加可改写的电路的情况下安全地取得有关与新的加密方式对应的电路形成信息的装置。内容再现装置(100)具备可改写的FPGA122，并存储有表示解密处理电路的结构的解密电路程序，该解密处理电路按照规定的加密方式进行解密处理。内容再现装置(100)按照上述解密电路程序改写FPGA122，来构筑上述解密处理电路。从外部取得按照上述规定的加密方式对包含有与新的加密方式对应的解密电路程序的文件进行加密而得的加密文件，并由被构筑的解密处理电路对加密文件进行解密。
-
公开(公告)号：CN101053158A
公开(公告)日：2007-10-10
申请号：CN200680001087.8
申请日：2006-10-02
Applicant: 松下电器产业株式会社
IPC: H03K19/177 , G06F17/50
CPC classification number: H03K19/1774 , G06F17/5054
Abstract: 本发明公开了可重构半导体集成电路及其处理分配方法。多组逻辑单元组(LEG11)～逻辑单元组(LEG33)分别包含至少一个为可重构半导体集成电路的构成要素的逻辑单元。在进行数据的接收和传送的逻辑单元组(LEG11)～逻辑单元组(LEG33)之间，例如，在逻辑单元组(LEG11)、逻辑单元组(LEG12)之间，将时钟输出端子和时钟输入端子通过布线连接起来，将数据输出端子和数据输入端子通过延时元件(101)连接起来。因此，各逻辑单元组(LEG11)～逻辑单元组(LEG33)在时机设计上是相互独立的。这样一来，当在利用多组逻辑单元组所完成的半导体集成电路中，需要进行重新设计时，仅通过对新的电路进行设计，再将该新的电路连接到已有的电路上，或者，仅去掉不需要的逻辑单元组，就能够完成新的半导体集成电路。
-
公开(公告)号：CN1278488C
公开(公告)日：2006-10-04
申请号：CN02819478.0
申请日：2002-11-20
Applicant: 松下电器产业株式会社
CPC classification number: G06F1/24
Abstract: 在成为电源切断对象的电路块(110)中，在两系统的电源线(141、143)上，在电源端子(140、142)的附近分别配置电压检测电路(130、134)，在距离所述电源端子(140、142)远的规定位置分别配置电压检测电路(132、136)。这些电压检测电路只由MOS晶体管构成。当从电源供给电路150再投入电源时，在所述全部各电压检测电路中，检测到电源电压达到设定电位后，复原信号发生电路(160)解除向电路块(110)的复原信号的输入。所以，当电源电压成为设定电压后，就解除了复原状态，因此可以正常地进行半导体电路的初始化，由此，提供可以适当地发生通电复原信号的半导体集成电路。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.039 seconds)
