公开(公告)号：CN1285116C

公开(公告)日：2006-11-15

申请号：CN200410031368.0

申请日：2004-01-31

Applicant: 松下电器产业株式会社

Inventor： 田鹿健一 ,  朝重浩喜 ,  伊藤稔

IPC: H01L21/82 ,  H01L21/60

CPC classification number: G06F1/10

Abstract: 本发明提供一种通过进行包括在每一分级块中的时钟延迟同步的时序控制和考虑到分级顶部上的时钟延迟的同步的时序控制来调节时钟延迟的方法。一种半导体集成电路器件的时钟延迟调节方法，其中根据分级块的电路设计条件提供多个用于调节时钟延迟的源点以便对从半导体芯片中的每一分级块的每一源点到要与时钟同步操作的时钟输入电路的时钟延迟值进行同步，并且在源点提供区域终端，并且通过时钟线连接半导体芯片的时钟输入端和每一区域终端以便在分级项上进行时钟分布，并调节在分级块之间的时钟延迟。

公开(公告)号：CN1521834A

公开(公告)日：2004-08-18

申请号：CN200410031368.0

申请日：2004-01-31

Applicant: 松下电器产业株式会社

Inventor： 田鹿健一 ,  朝重浩喜 ,  伊藤稔

IPC: H01L21/82 ,  H01L21/60

CPC classification number: G06F1/10

Abstract: 本发明提供一种通过进行包括在每一分级块中的时钟延迟同步的时序控制和考虑到分级顶部上的时钟延迟的同步的时序控制来调节时钟延迟的方法。一种半导体集成电路器件的时钟延迟调节方法，其中根据分级块的电路设计条件提供多个用于调节时钟延迟的源点以便对从半导体芯片中的每一分级块的每一源点到要与时钟同步操作的时钟输入电路的时钟延迟值进行同步，并且在源点提供区域终端，并且通过时钟线连接半导体芯片的时钟输入端和每一区域终端以便在分级顶上进行时钟分布，并调节在分级块之间的时钟延迟。