半导体集成电路装置
    1.
    发明公开

    公开(公告)号:CN1667748A

    公开(公告)日:2005-09-14

    申请号:CN200510053756.3

    申请日:2005-03-11

    CPC classification number: G11C7/10 G11C7/1006 G11C2207/107

    Abstract: 本发明公开了一种半导体集成电路装置,在不降低数据处理性能的情况下,多个逻辑电路能够共用DRAM块。DRAM块14由DRAM14、15构成。逻辑电路11、12通过存取电路20,向DRAM块14共同进行存取。DRAM块14的工作时钟频率设定得比逻辑电路11、12的系统时钟高,逻辑电路11、12的20位输出D1、D2被串行/并行转换为60位数据D1,并被写入DRAM块14。

    接收装置以及使用该接收装置的接收系统和接收方法

    公开(公告)号:CN1926853A

    公开(公告)日:2007-03-07

    申请号:CN200480042419.8

    申请日:2004-11-18

    Abstract: 接收装置(100)中具有:将各广播制式的接收信号作为输入并输出解调数据和分别与其同步的定时时钟的解调部(101、102);将解调部(101、102)输出的2个定时时钟作为高速定时时钟和低速定时时钟输出到AV译码器(107),同时还输出复接解调部(101、102)输出的2个解调数据用的控制信号的时钟产生部(103);以及根据该控制信号将2个解调数据加以复接后输出到AV译码器(107)的复接部(104),在AV译码器(107)中,将接收装置(100)输出的复接数据和定时时钟作为输入,并处理各广播的视频、音频信号。

    接收装置以及使用该接收装置的接收系统和接收方法

    公开(公告)号:CN100452848C

    公开(公告)日:2009-01-14

    申请号:CN200480042419.8

    申请日:2004-11-18

    Abstract: 接收装置(100)中具有:将各广播制式的接收信号作为输入并输出解调数据和分别与其同步的定时时钟的解调部(101、102);将解调部(101、102)输出的2个定时时钟作为高速定时时钟和低速定时时钟输出到AV译码器(107)同时还输出复接解调部(101、102)输出的2个解调数据用的控制信号的时钟产生部(103);以及根据该控制信号将2个解调数据加以复接后输出到AV译码器(107)的复接部(104),在AV译码器(107)中,将接收装置(100)输出的复接数据和定时时钟作为输入,并处理各广播的视频、音频信号。

    高速傅里叶变换装置、高速傅里叶反变换装置及方法

    公开(公告)号:CN1151454C

    公开(公告)日:2004-05-26

    申请号:CN98100157.2

    申请日:1998-01-22

    CPC classification number: G06F17/141

    Abstract: 一种高速傅里叶变换装置及方法是对存储于RAM中第偶数次符号及存储于RAM101中第奇数次符号,通过RAM地址生成部分生成的RAM地址,由蝶形运算部分进行高速傅里叶变换。RAM地址变换部分是将输入输出临时地址仅进行输入输出用位反向符号的指示次数的位反向处理,在变换输入输出用实际地址的同时,将蝶形运算用临时地址仅进行蝶形运算用位反向信号的指示次数的位反向处理,变换蝶形运算用实际地址。该装置及方法可实现符号输入和符号输出的重叠。

    半导体集成电路装置
    8.
    发明授权

    公开(公告)号:CN100426257C

    公开(公告)日:2008-10-15

    申请号:CN200510053756.3

    申请日:2005-03-11

    CPC classification number: G11C7/10 G11C7/1006 G11C2207/107

    Abstract: 本发明公开了一种半导体集成电路装置,在不降低数据处理性能的情况下,多个逻辑电路能够共用DRAM块。DRAM块14由DRAM14、15构成。逻辑电路11、12通过存取电路20,向DTSM块14共同进行存取。DRAM块14的工作时钟频率设定得比逻辑电路11、12的系统时钟高,逻辑电路11、12的20位输出D1、D2被串行/并行转换为60位数据D1,并被写入DRAM块14。

    高速傅里叶变换装置、高速傅里叶反变换装置及方法

    公开(公告)号:CN1188939A

    公开(公告)日:1998-07-29

    申请号:CN98100157.2

    申请日:1998-01-22

    CPC classification number: G06F17/141

    Abstract: 一种高速傅里叶变换装置及方法是对存储于RAM中第偶数次符号及存储于RAM101中等奇数次符号,通过RAM地址生成部分生成的RAM地址,由蝶形运算部分进行高速傅里叶变换。RAM地址变换部分是将输入输出临时地址仅进行输入输出用位反向符号的指示次数的位反向处理,在变换输入输出用实际地址的同时,将蝶形运算用临时地址仅进行蝶形运算用位反向信号的指示次数的位反向处理,变换蝶形运算用实际地址。该装置及方法可实现符号输入和符号输出的重叠。

Patent Agency Ranking