-
公开(公告)号:CN1667748A
公开(公告)日:2005-09-14
申请号:CN200510053756.3
申请日:2005-03-11
Applicant: 松下电器产业株式会社
IPC: G11C11/4063 , G11C7/00
CPC classification number: G11C7/10 , G11C7/1006 , G11C2207/107
Abstract: 本发明公开了一种半导体集成电路装置,在不降低数据处理性能的情况下,多个逻辑电路能够共用DRAM块。DRAM块14由DRAM14、15构成。逻辑电路11、12通过存取电路20,向DRAM块14共同进行存取。DRAM块14的工作时钟频率设定得比逻辑电路11、12的系统时钟高,逻辑电路11、12的20位输出D1、D2被串行/并行转换为60位数据D1,并被写入DRAM块14。
-
公开(公告)号:CN1342345A
公开(公告)日:2002-03-27
申请号:CN00804366.3
申请日:2000-06-27
Applicant: 松下电器产业株式会社
CPC classification number: H03M13/33 , H03M13/01 , H04L1/0046 , H04L7/041
Abstract: 一种编码率检测方法,用于对所接收的编码信号的给定编码率进行检测。利用具有与第一编码率对应的频率的第一同步信号,对编码信号进行译码,并生成第一译码信号(ST11),判断第一译码信号是否取得了同步(ST12)。当不能取得同步时,只生成具有与第一编码率的差值小于由下限值以及上限值所决定的编码率的容许值的第二编码率所对应的频率的第二同步信号(ST13、ST17)。
-
公开(公告)号:CN1926853A
公开(公告)日:2007-03-07
申请号:CN200480042419.8
申请日:2004-11-18
Applicant: 松下电器产业株式会社
IPC: H04N5/46
CPC classification number: H04N5/4401 , H04N5/46 , H04N21/4305 , H04N21/4382 , H04N21/4622
Abstract: 接收装置(100)中具有:将各广播制式的接收信号作为输入并输出解调数据和分别与其同步的定时时钟的解调部(101、102);将解调部(101、102)输出的2个定时时钟作为高速定时时钟和低速定时时钟输出到AV译码器(107),同时还输出复接解调部(101、102)输出的2个解调数据用的控制信号的时钟产生部(103);以及根据该控制信号将2个解调数据加以复接后输出到AV译码器(107)的复接部(104),在AV译码器(107)中,将接收装置(100)输出的复接数据和定时时钟作为输入,并处理各广播的视频、音频信号。
-
公开(公告)号:CN1159853C
公开(公告)日:2004-07-28
申请号:CN00804366.3
申请日:2000-06-27
Applicant: 松下电器产业株式会社
CPC classification number: H03M13/33 , H03M13/01 , H04L1/0046 , H04L7/041
Abstract: 一种编码率检测方法,用于对所接收的编码信号的给定编码率进行检测。利用具有与第一编码率对应的频率的第一同步信号,对编码信号进行译码,并生成第一译码信号(ST11),判断第一译码信号是否取得了同步(ST12)。当不能取得同步时,只生成具有与第一编码率的差值小于由下限值以及上限值所决定的编码率的容许值的第二编码率所对应的频率的第二同步信号(ST13、ST17)。
-
公开(公告)号:CN1759552B
公开(公告)日:2012-06-13
申请号:CN200480006692.5
申请日:2004-03-08
Applicant: 松下电器产业株式会社
CPC classification number: H04W72/0446 , H04B7/2643 , H04L1/0041 , H04L1/0065 , H04L1/0071 , H04L5/0044 , H04L5/0048 , H04L27/2602 , H04L27/2647 , H04L27/2657 , H04L27/2662 , H04L2025/03414 , H04N5/4401 , H04N5/455 , H04N21/2383 , H04N21/41407 , H04N21/4382 , H04N21/6112
Abstract: 提供一种与欧洲的地面数字广播方式DVB-T有兼容性,可以节约便携式终端的电池的数字广播的发送方法。以几个符号为单位来分割DVB-T的超帧,使得各时隙中装入整数个TS包。利用分割后的包中的至少一个来发送一个服务。按每个服务来进行能量扩散、Reed-Solomon编码、字节交织、卷积编码处理、时间交织。在传送便携式终端接收用服务和固定终端接收用服务来作为传送的服务的情况下,也可在发送便携式终端用服务的时隙的前后发送空包,而不混合固定终端用服务和便携式终端用服务。若固定终端将便携式终端接收用服务的TS包作为出错包来进行处理,则不会对接收产生问题。
-
公开(公告)号:CN100452848C
公开(公告)日:2009-01-14
申请号:CN200480042419.8
申请日:2004-11-18
Applicant: 松下电器产业株式会社
IPC: H04N5/46
CPC classification number: H04N5/4401 , H04N5/46 , H04N21/4305 , H04N21/4382 , H04N21/4622
Abstract: 接收装置(100)中具有:将各广播制式的接收信号作为输入并输出解调数据和分别与其同步的定时时钟的解调部(101、102);将解调部(101、102)输出的2个定时时钟作为高速定时时钟和低速定时时钟输出到AV译码器(107)同时还输出复接解调部(101、102)输出的2个解调数据用的控制信号的时钟产生部(103);以及根据该控制信号将2个解调数据加以复接后输出到AV译码器(107)的复接部(104),在AV译码器(107)中,将接收装置(100)输出的复接数据和定时时钟作为输入,并处理各广播的视频、音频信号。
-
公开(公告)号:CN1151454C
公开(公告)日:2004-05-26
申请号:CN98100157.2
申请日:1998-01-22
Applicant: 松下电器产业株式会社
IPC: G06F17/14
CPC classification number: G06F17/141
Abstract: 一种高速傅里叶变换装置及方法是对存储于RAM中第偶数次符号及存储于RAM101中第奇数次符号,通过RAM地址生成部分生成的RAM地址,由蝶形运算部分进行高速傅里叶变换。RAM地址变换部分是将输入输出临时地址仅进行输入输出用位反向符号的指示次数的位反向处理,在变换输入输出用实际地址的同时,将蝶形运算用临时地址仅进行蝶形运算用位反向信号的指示次数的位反向处理,变换蝶形运算用实际地址。该装置及方法可实现符号输入和符号输出的重叠。
-
公开(公告)号:CN100426257C
公开(公告)日:2008-10-15
申请号:CN200510053756.3
申请日:2005-03-11
Applicant: 松下电器产业株式会社
CPC classification number: G11C7/10 , G11C7/1006 , G11C2207/107
Abstract: 本发明公开了一种半导体集成电路装置,在不降低数据处理性能的情况下,多个逻辑电路能够共用DRAM块。DRAM块14由DRAM14、15构成。逻辑电路11、12通过存取电路20,向DTSM块14共同进行存取。DRAM块14的工作时钟频率设定得比逻辑电路11、12的系统时钟高,逻辑电路11、12的20位输出D1、D2被串行/并行转换为60位数据D1,并被写入DRAM块14。
-
公开(公告)号:CN1759552A
公开(公告)日:2006-04-12
申请号:CN200480006692.5
申请日:2004-03-08
Applicant: 松下电器产业株式会社
CPC classification number: H04W72/0446 , H04B7/2643 , H04L1/0041 , H04L1/0065 , H04L1/0071 , H04L5/0044 , H04L5/0048 , H04L27/2602 , H04L27/2647 , H04L27/2657 , H04L27/2662 , H04L2025/03414 , H04N5/4401 , H04N5/455 , H04N21/2383 , H04N21/41407 , H04N21/4382 , H04N21/6112
Abstract: 提供一种与欧洲的地面数字广播方式DVB-T有兼容性,可以节约便携式终端的电池的数字广播的发送方法。以几个符号为单位来分割DVB-T的超帧,使得各时隙中装入整数个TS包。利用分割后的包中的至少一个来发送一个服务。按每个服务来进行能量扩散、Reed-Solomon编码、字节交织、卷积编码处理、时间交织。在传送便携式终端接收用服务和固定终端接收用服务来作为传送的服务的情况下,也可在发送便携式终端用服务的时隙的前后发送空包,而不混合固定终端用服务和便携式终端用服务。若固定终端将便携式终端接收用服务的TS包作为出错包来进行处理,则不会对接收产生问题。
-
公开(公告)号:CN1188939A
公开(公告)日:1998-07-29
申请号:CN98100157.2
申请日:1998-01-22
Applicant: 松下电器产业株式会社
IPC: G06F17/14
CPC classification number: G06F17/141
Abstract: 一种高速傅里叶变换装置及方法是对存储于RAM中第偶数次符号及存储于RAM101中等奇数次符号,通过RAM地址生成部分生成的RAM地址,由蝶形运算部分进行高速傅里叶变换。RAM地址变换部分是将输入输出临时地址仅进行输入输出用位反向符号的指示次数的位反向处理,在变换输入输出用实际地址的同时,将蝶形运算用临时地址仅进行蝶形运算用位反向信号的指示次数的位反向处理,变换蝶形运算用实际地址。该装置及方法可实现符号输入和符号输出的重叠。
-
-
-
-
-
-
-
-
-