公开(公告)号：CN107886985B

公开(公告)日：2021-02-19

申请号：CN201711272694.4

申请日：2014-02-17

Applicant: 松下半导体解决方案株式会社

Inventor： 中山雅义 ,  河野和幸 ,  持田礼司 ,  高桥桂太

IPC: G11C11/16 ,  G11C7/14 ,  G11C8/08 ,  G11C13/00 ,  G11C29/24 ,  H01L45/00 ,  H01L27/24 ,  G11C29/12

Abstract: 本发明提供一种非易失性半导体存储装置。存储器阵列(10)除了分别包含单元晶体管(TC)和与该单元晶体管(TC)的一端连接的变阻元件(RR)的多个存储器单元(11)呈矩阵状配置之外，还具备具有MOS晶体管(MTC)的单元晶体管能力测定单元(12)。利用单元晶体管能力测定单元(12)，使变阻元件(RR)的低电阻状态以及高电阻状态的电阻值与单元晶体管(TC)的偏差无关地稳定化，从而非易失性半导体存储装置的读出特性以及可靠性特性得以提升。

公开(公告)号：CN107534043B

公开(公告)日：2020-10-27

申请号：CN201680026965.5

申请日：2016-04-12

Applicant: 松下半导体解决方案株式会社

Inventor： 中尾良昭 ,  河野和幸

IPC: H01L27/105 ,  H01L45/00 ,  H01L49/00

Abstract: 半导体存储装置(1000)具备第一选择线(108)以及第二选择线(109)，多个存储元件之中的第一存储元件(100)具有第一上部电极(101)以及第一下部电极(103)，第一上部电极(101)与第一选择线(108)连接，第一下部电极(103)与第二选择线(109)连接，多个存储元件之中被配置为与第一存储元件(100)邻接的第二存储元件(104)具有第二上部电极(105)以及第二下部电极(107)，第二上部电极(105)与第一选择线(108)连接，第二下部电极(107)，不经由第二存储元件(104)以外的存储元件的第二电阻体(106)而与第一选择线(108)连接。