-
公开(公告)号：CN109167846B
公开(公告)日：2022-01-25
申请号：CN201810872874.4
申请日：2018-08-02
Applicant: 杭州迪普科技股份有限公司
IPC: H04L61/2517 , H04L61/5046
Abstract: 本公开提供一种通信端口的分配方法应用于网关设备，所述网关设备包括于NAT组网内，所述NAT组网内还包括内网设备、外网设备，所述内网设备和外网设备经所述网关设备通信，该方法包括：接收所述内网设备的报文，获取所述报文的初始源端口；基于所述初始源端口，按第一预设策略，尝试从第一端口池为所述报文分配第一源端口，若成功，则替换所述报文的初始源端口为第一源端口，向外网设备发送；若失败，则按第二预设策略，尝试从第二端口池为所述报文分配第二源端口，若成功，则替换所述报文的初始源端口为第二源端口，向外网设备发送。应用本公开实施例可以实现在NAT组网并发多端口待分配场景下，减少端口分配冲突，提高端口分配效率。
-
公开(公告)号：CN109446130B
公开(公告)日：2021-01-26
申请号：CN201811268334.1
申请日：2018-10-29
Applicant: 杭州迪普科技股份有限公司
IPC: G06F13/20
Abstract: 本申请提供一种I/O设备状态信息的获取方法及系统，所述方法包括：现场可编程门阵列FPGA访问与自身进行连接的I/O设备中的状态寄存器，以获取I/O设备的状态信息；将所获取的I/O设备的状态信息存储至与I/O设备对应的状态信息存储空间；CPU按照预设的规则访问现场可编程门阵列FPGA中的状态信息存储空间，以获取状态信息存储空间中存储的I/O设备的状态信息。
-
公开(公告)号：CN107798117B
公开(公告)日：2020-12-04
申请号：CN201711092277.1
申请日：2017-11-08
Applicant: 杭州迪普科技股份有限公司
IPC: G06F16/22 , G06F16/2458
Abstract: 本申请提供一种数据存储与读取的方法，应用于网络设备，其中所述网络设备包括可编程逻辑器件，所述方法包括：所述可编程逻辑器件接收所述网络设备的CPU发送的待存储数据，以及所述待存储数据的地址；所述可编程逻辑器件将所述待存储数据的地址并行输入至所述二进制trie树以查找与该地址对应的寄存器，并将所述待存储数据存储至该寄存器；所述可编程逻辑器件接收所述CPU发送的待读取数据的地址；所述可编程逻辑器件将所述待读取数据的地址并行输入至所述二进制trie树以查找与该地址对应的寄存器，并从该寄存器中读取存储的数据。采用本申请提供的技术方法，加快数据存储与读取的速度。
-
公开(公告)号：CN109726476A
公开(公告)日：2019-05-07
申请号：CN201811634217.2
申请日：2018-12-29
Applicant: 杭州迪普科技股份有限公司
Inventor： 张代生
IPC: G06F17/50
Abstract: 本申请供一种基于UVM验证平台的验证方法及装置，所述方法包括：获取与被验设计DUT对应的事务Transaction集合，所述Transaction集合中的每个Transaction包括多个预设变量及其对应的赋值；将所述Transaction集合中的各个Transaction依次添加到所述UVM验证平台的对应的Transaction组件中，以使所述UVM验证平台的各个Transaction组件接收到Transaction后，通过对应的序列Sequence组件和环境Environment组件传入DUT进行验证；从所述UVM验证平台获取所述DUT的验证结果。应用本申请的实施例，可以大大减少设计人员的工作量，节约大量的人力资源，并且验证效率比较高。
-
公开(公告)号：CN108595353B
公开(公告)日：2021-11-23
申请号：CN201810312335.5
申请日：2018-04-09
Applicant: 杭州迪普科技股份有限公司
IPC: G06F13/28
Abstract: 本申请提供一种基于PCIe总线的控制数据传输的方法，其特征在于，所述方法应用于具有直接内存存取控制器DMAC模块的FPGA，所述FPGA通过PCIe总线与计算机的CPU连接，该方法包括：DMAC模块接收所述CPU发送的直接内存存取DMA指令；获得所述DMA指令中指定的外部设备的信息，并将获得的信息发送至FPGA的转换模块，以使转换模块根据该获得的信息，确定所述外部设备的状态、及连接所述外部设备与FPGA的目标总线的状态；在接收到转换模块根据确定的状态发出的响应后，获取PCIe总线控制权，并使用PCIe总线控制权，根据所述DMA指令，控制FPGA与计算机的内存进行数据传输。应用本申请方案，在FPGA中加入DMAC模块控制PCIe总线的数据传输过程，减轻CPU的负荷。
-
Patent Agency Ranking
公开(公告)号：CN109474636B
公开(公告)日：2021-06-29
申请号：CN201811637378.7
申请日：2018-12-29
Applicant: 杭州迪普科技股份有限公司
Abstract: 本申请供一种种网络攻击检测方法和装置，所述方法包括：在所述多个通道中选择任意一个通道的检测模块，作为整体检测端；通过多个通道的接收端口分别接收报文；基于所述整体检测端，按照攻击检测策略，对所述多个通道的接收端口分别接收到的报文进行攻击检测；响应于所述整体检测端检测到攻击报文，丢弃所述攻击报文。应用本申请的实施例，能够避免对攻击报文的漏检。
-
公开(公告)号：CN108234264B
公开(公告)日：2021-05-28
申请号：CN201711487439.1
申请日：2017-12-29
Applicant: 杭州迪普科技股份有限公司
Abstract: 本申请提供一种基于PCIe信号接口扩展的数据包转发方法，所述方法包括：当FPGA所连接的终端设备启动时，CPU对FPGA所连接的终端设备进行扫描；根据扫描结果，向FPGA下发终端设备配置数据包；FPGA对所述终端设备配置数据包进行解析，并根据PCIe协议对解析得到的配置信息进行存储；对CPU下发的数据包进行解析，将对所述CPU下发的数据包的解析结果与所述存储的配置信息进行比较，以选择相应的PCIe信号接口；通过所选择的PCIe信号接口，将所述CPU下发的数据包转发到终端设备。
-
公开(公告)号：CN110413464A
公开(公告)日：2019-11-05
申请号：CN201910630183.8
申请日：2019-07-12
Applicant: 杭州迪普科技股份有限公司
Abstract: 本申请提供一种配置表项测试方法、系统，所述方法包括：测试设备通过通用接口向待测设备发送测试指令；待测设备中CPU接收所述测试指令后，复制配置表项，并通过通用接口向测试设备发送所述配置表项；测试设备将所述配置表项导入预设仿真平台，对FPGA处理报文过程中查询配置表项进行仿真，以对配置表项进行测试。
-
公开(公告)号：CN110061992A
公开(公告)日：2019-07-26
申请号：CN201910325443.0
申请日：2019-04-22
Applicant: 杭州迪普科技股份有限公司
Abstract: 本申请提供一种动态配置FPGA的方法及网络安全设备，所述网络安全设备包括CPU，与所述CPU连接的至少一块FPGA；CPU响应于用户指令为目标FPGA生成配置表项；所述配置表项包括所述目标FPGA的分类编号和配置内容；CPU向与所述CPU连接的各FPGA发送所述配置表项；各FPGA获取自身分类编号，将自身分类编号与所述配置表项中的分类编号进行匹配，并在自身的分类编号与所述配置表项中的分类编号匹配成功时，存储所述配置内容。以提升CPU的配置效率。
-
公开(公告)号：CN107368444A
公开(公告)日：2017-11-21
申请号：CN201710651939.8
申请日：2017-08-02
Applicant: 杭州迪普科技股份有限公司
IPC: G06F13/40
CPC classification number: Y02D10/14 , Y02D10/151 , G06F13/4068
Abstract: 本申请提供一种电子设备，所述电子设备包括：I2C总线；FPGA芯片，所述FPGA芯片的第一接口连接至所述I2C总线的串行数据线SDA，所述FPGA芯片的第二接口连接至所述I2C总线的串行时钟线SCL，所述FPGA芯片通过所述第一接口和所述第二接口分别为所述SDA和所述SCL提供供电电源和上拉电阻。本申请技术方案可以减少电子设备的功耗和成本，并降低电子设备中电路设计的复杂度。
-
-
-
-
-
-
-
-
-
Search Results
36
records
(took 0.046 seconds)
