-
公开(公告)号：CN109446130B
公开(公告)日：2021-01-26
申请号：CN201811268334.1
申请日：2018-10-29
Applicant: 杭州迪普科技股份有限公司
IPC: G06F13/20
Abstract: 本申请提供一种I/O设备状态信息的获取方法及系统，所述方法包括：现场可编程门阵列FPGA访问与自身进行连接的I/O设备中的状态寄存器，以获取I/O设备的状态信息；将所获取的I/O设备的状态信息存储至与I/O设备对应的状态信息存储空间；CPU按照预设的规则访问现场可编程门阵列FPGA中的状态信息存储空间，以获取状态信息存储空间中存储的I/O设备的状态信息。
-
公开(公告)号：CN109995597B
公开(公告)日：2022-03-01
申请号：CN201910295737.3
申请日：2019-04-12
Applicant: 杭州迪普科技股份有限公司
Inventor： 刘彦静
IPC: H04L41/06 , H04L43/0823
Abstract: 本申请提供一种网络设备故障处理方法及装置。一种网络设备故障处理方法，所述方法包括：按照预设的第一监测周期，监测网络设备中主控板卡是否满足预设的第一要求，所述预设的第一要求是主控板卡被热插拔或发生异常；若网络设备中主控板卡满足预设的要求，停止转发所有业务板卡对所述主控板卡的访问指令，并向所有业务板卡发送停止访问所述主控板卡的指令；按照预设的第二监测周期，监测网络设备中业务板卡是否满足预设的第二要求，所述预设的第二要求是业务板卡被热插拔或发生异常；若网络设备中业务板卡满足预设的第二要求，则停止转发主控板卡对所述业务板卡的访问指令，并向主控板卡发送停止访问所述业务板卡的指令。
-
-
公开(公告)号：CN110166318B
公开(公告)日：2021-01-26
申请号：CN201910401290.3
申请日：2019-05-15
Applicant: 杭州迪普科技股份有限公司
Inventor： 刘彦静
IPC: H04L12/26 , H04L12/861
Abstract: 公开了一种数据统计方法及装置。一种数据统计方法，其特征在于，所述方法应用于网络设备的内部缓存，该方法包括：接收目标报文，并提取所述目标报文需要进行统计的目标特征值；根据预设的编码规则，确定所述目标特征值对应的目标编码，并在编码表中查找是否已存储所述目标编码；在已存储的情况下，将所述目标报文添加至所述目标编码对应的报文集合；在未存储的情况下，在编码表中新建所述目标编码与报文集合的对应关系；向外部缓存发送统计值读取指令；在接收到外部缓存返回的原统计值后，根据编码表中各报文的各特征值与原统计值，计算得到新统计值；向外部缓存发送统计值写入指令，该指令中携带所计算的新统计值。
-
公开(公告)号：CN110505322A
公开(公告)日：2019-11-26
申请号：CN201910800729.X
申请日：2019-08-28
Applicant: 杭州迪普科技股份有限公司
Inventor： 刘彦静
IPC: H04L29/12 , G06F16/901 , G06F16/903
Abstract: 本申请提供一种IP地址段查找方法及装置，所述方法包括：获取边界IP地址存储树以及目标IP地址；遍历所述边界IP地址存储树中根节点至任一叶子节点所形成的路径；获取所述路径上存储的IP子集，整合成边界IP地址；确定所述边界IP地址对应的IP地址段；判断所述目标IP地址是否处于所述IP地址段区间；若是，确定所述IP地址段为所需查找的IP地址段。
-
Patent Agency Ranking
公开(公告)号：CN109165185A
公开(公告)日：2019-01-08
申请号：CN201811160054.9
申请日：2018-09-30
Applicant: 杭州迪普科技股份有限公司
IPC: G06F13/42
Abstract: 本申请提供一种基于FPGA的PCIe信号的转换方法及装置，所述方法包括：现场可编程门阵列FPGA通过PCIe总线接收中央处理器CPU发送的PCIe信号；所述FPGA将所述PCIe信号转换为与终端协议相匹配的第一数据信息；所述FPGA将所述第一数据信息发给终端；和/或，所述FPGA接收所述终端发送的第二数据信息；所述FPGA将所述第二数据信息转换为对应的PCIe信号；所述FPGA将所述PCIe信号发送给所述CPU；以此通过协议转换的形式，可完成CPU与不同协议的终端进行交互。
-
公开(公告)号：CN108595353A
公开(公告)日：2018-09-28
申请号：CN201810312335.5
申请日：2018-04-09
Applicant: 杭州迪普科技股份有限公司
IPC: G06F13/28
Abstract: 本申请提供一种基于PCIe总线的控制数据传输的方法，其特征在于，所述方法应用于具有直接内存存取控制器DMAC模块的FPGA，所述FPGA通过PCIe总线与计算机的CPU连接，该方法包括：DMAC模块接收所述CPU发送的直接内存存取DMA指令；获得所述DMA指令中指定的外部设备的信息，并将获得的信息发送至FPGA的转换模块，以使转换模块根据该获得的信息，确定所述外部设备的状态、及连接所述外部设备与FPGA的目标总线的状态；在接收到转换模块根据确定的状态发出的响应后，获取PCIe总线控制权，并使用PCIe总线控制权，根据所述DMA指令，控制FPGA与计算机的内存进行数据传输。应用本申请方案，在FPGA中加入DMAC模块控制PCIe总线的数据传输过程，减轻CPU的符合。
-
公开(公告)号：CN104102604B
公开(公告)日：2017-07-04
申请号：CN201310129568.9
申请日：2013-04-12
Applicant: 杭州迪普科技股份有限公司
Inventor： 刘彦静
IPC: G06F13/38
Abstract: 本发明提供一种业务处理装置，应用在FPGA芯片内，该装置包括：上游业务模块、下游业务模块以及回读汇总模块，各模块通过总线连接，其中，下游业务模块接收上游业务模块发送的数据，所述数据是上游业务模块根据预定的时间间隔发送的；下游业务模块通过总线获取所述上游业务模块通过总线地址线发送的地址信息，该地址信息包括目标地址信息，下游业务模块判断目标地址信息与自身地址是否匹配，如果是，则处理该数据，如果否，则忽略该数据；回读汇总模块用于缓存下游业务模块发送给上游业务模块的数据并将其发送给上游业务模块。通过本发明的技术方案，有效地解决了FPGA芯片中当业务模块数量急剧增加时，代码可扩展性差，不利于后续功能开发的问题。
-
公开(公告)号：CN108595353B
公开(公告)日：2021-11-23
申请号：CN201810312335.5
申请日：2018-04-09
Applicant: 杭州迪普科技股份有限公司
IPC: G06F13/28
Abstract: 本申请提供一种基于PCIe总线的控制数据传输的方法，其特征在于，所述方法应用于具有直接内存存取控制器DMAC模块的FPGA，所述FPGA通过PCIe总线与计算机的CPU连接，该方法包括：DMAC模块接收所述CPU发送的直接内存存取DMA指令；获得所述DMA指令中指定的外部设备的信息，并将获得的信息发送至FPGA的转换模块，以使转换模块根据该获得的信息，确定所述外部设备的状态、及连接所述外部设备与FPGA的目标总线的状态；在接收到转换模块根据确定的状态发出的响应后，获取PCIe总线控制权，并使用PCIe总线控制权，根据所述DMA指令，控制FPGA与计算机的内存进行数据传输。应用本申请方案，在FPGA中加入DMAC模块控制PCIe总线的数据传输过程，减轻CPU的负荷。
-
公开(公告)号：CN108234264B
公开(公告)日：2021-05-28
申请号：CN201711487439.1
申请日：2017-12-29
Applicant: 杭州迪普科技股份有限公司
Abstract: 本申请提供一种基于PCIe信号接口扩展的数据包转发方法，所述方法包括：当FPGA所连接的终端设备启动时，CPU对FPGA所连接的终端设备进行扫描；根据扫描结果，向FPGA下发终端设备配置数据包；FPGA对所述终端设备配置数据包进行解析，并根据PCIe协议对解析得到的配置信息进行存储；对CPU下发的数据包进行解析，将对所述CPU下发的数据包的解析结果与所述存储的配置信息进行比较，以选择相应的PCIe信号接口；通过所选择的PCIe信号接口，将所述CPU下发的数据包转发到终端设备。
-
-
-
-
-
-
-
-
-
Search Results
24
records
(took 0.027 seconds)
