-
公开(公告)号：CN103956994B
公开(公告)日：2016-12-07
申请号：CN201410112241.5
申请日：2014-03-24
Applicant: 杭州电子科技大学
IPC: H03K3/02
Abstract: 本发明公开了一种基于FPGA的DDS任意波形信号发生器，现有的信号发生器实现任意波形方式都是通过在线生成下载，这种方式额外增加了任意波形模块，在增加了成本同时也给用户带来不便。并且只是单纯的实现信号再现，无法对频谱做出很好的优化。本发明一种基于FPGA的DDS任意波形信号发生器，整个片上系统包括一个嵌入式锁相环、位宽为10的二选一数据选择器、位宽为8的四选一数据选择器、位宽为32位的第一累加器A、位宽为32位的第二累加器B、片上ROM_三角波、片上ROM_方波、片上ROM_正弦波、片上RAM_任意波、扰码发生器和NIOS II内核。本发明兼容性通用性强，控制操作简便，频谱优化。
-
公开(公告)号：CN102723912B
公开(公告)日：2014-09-17
申请号：CN201210106176.6
申请日：2012-04-12
Applicant: 杭州电子科技大学
Abstract: 本发明涉及一种宽带环形振荡器。目前采用单端结构的反相器作为其延迟单元，易受到衬底耦合噪声的干扰。本发明包括一个电压偏置单元、一个缓冲单元和四个串联的延迟单元，从第一延迟单元的输入端到第四延迟单元的输出端实现180度的相位移动。电压偏置单元的输入端接外部输入信号，四个延迟单元的PMOS电压偏置端接电压偏置单元的PMOS电压偏置端，四个延迟单元的NMOS电压偏置端和缓冲单元的电压偏置端接电压偏置单元的NMOS电压偏置端。缓冲单元的同相输出端作为同相时钟输出引脚、反相输出端作为反相时钟输出引脚。本发明隔离了电压偏置电路对振荡器频率的干扰，可以实现低抖动的输出时钟信号，可以满足多协议多终端的通信要求。
-
公开(公告)号：CN103956994A
公开(公告)日：2014-07-30
申请号：CN201410112241.5
申请日：2014-03-24
Applicant: 杭州电子科技大学
IPC: H03K3/02
Abstract: 本发明公开了一种基于FPGA的DDS任意波形信号发生器，现有的信号发生器实现任意波形方式都是通过在线生成下载，这种方式额外增加了任意波形模块，在增加了成本同时也给用户带来不便。并且只是单纯的实现信号再现，无法对频谱做出很好的优化。本发明一种基于FPGA的DDS任意波形信号发生器，整个片上系统包括一个嵌入式锁相环、位宽为10的二选一数据选择器、位宽为8的四选一数据选择器、位宽为32位的第一累加器A、位宽为32位的第二累加器B、片上ROM_三角波、片上ROM_方波、片上ROM_正弦波、片上RAM_任意波、扰码发生器和NIOSII内核。本发明兼容性通用性强，控制操作简便，频谱优化。
-
公开(公告)号：CN109884607B
公开(公告)日：2020-09-04
申请号：CN201910214967.2
申请日：2019-03-21
Applicant: 杭州电子科技大学
Abstract: 本发明公开了基于FPGA的合成孔径地址码生成方法，用于合成孔径雷达/声呐脉冲压缩后图像数据的高速处理，利用三路合成范围计数器产生cnt_i，cnt_j，cnt_k计数值，用以驱动多路地址码生成模块；地址码生成模块通过三路计数器的驱动，利用流水线结构并行生成地址码d‑1；并使用移位寄存器进行地址码k‑i的延时，与流水线结构生成的地址码d‑1进行同步，从而达到高速的地址码生成效果；本发明可以应用于对合成孔径算法速度要求很高的场合下，进行地址码的高速并行生成。
-
公开(公告)号：CN104753498B
公开(公告)日：2017-06-06
申请号：CN201210107504.4
申请日：2012-04-12
Applicant: 杭州电子科技大学
Abstract: 本发明涉及一种低相噪低功耗宽带压控振荡器电路。现有宽带压控振荡器噪声性能较差，功耗较高，限制了其在射频通信系统中的应用。本发明包括一个负阻振荡结构和两个缓冲结构，负阻振荡结构包括负阻结构和谐振网络，负阻结构由两个PMOS管和两个NMOS管构成，谐振网络由谐振电感、开关电容阵列、两个可变电容和两个固定电容构成。开关电容阵列包括十五个开关电容单元，形成四个控制选择端，实现十六个频带选择。每个开关电容单元包括两个MOM电容、两个反相器和一个NMOS管，MOM电容采用三维叉指电容。本发明的振荡器电路实现了较宽的频率调节范围，通过相应的相位噪声优化，实现了低相位噪声和低功耗的性能。
-
Patent Agency Ranking
公开(公告)号：CN107896091A
公开(公告)日：2018-04-10
申请号：CN201711404326.0
申请日：2017-12-22
Applicant: 杭州电子科技大学
IPC: H03B19/14
CPC classification number: H03B19/14
Abstract: 本发明涉及一种低功耗宽频带二倍频器电路。现有频率源频率比较低限制了其在射频通信系统中的应用，通过压控振荡器级联倍频器的方法实现高频频率源。本发明包括一个push-push结构、一个输入巴伦、两个匹配网络；push-push结构由两个HBT三极管构成，输入巴伦是通过将两层金属上下层耦合的方式来实现，两个匹配网络包括输入匹配网络和输出匹配网络。本发明实现了较宽的频率工作范围和低功耗的性能。
-
公开(公告)号：CN102723912A
公开(公告)日：2012-10-10
申请号：CN201210106176.6
申请日：2012-04-12
Applicant: 杭州电子科技大学
Abstract: 本发明涉及一种宽带环形振荡器。目前采用单端结构的反相器作为其延迟单元，易受到衬底耦合噪声的干扰。本发明包括一个电压偏置单元、一个缓冲单元和四个串联的延迟单元，从第一延迟单元的输入端到第四延迟单元的输出端实现180度的相位移动。电压偏置单元的输入端接外部输入信号，四个延迟单元的PMOS电压偏置端接电压偏置单元的PMOS电压偏置端，四个延迟单元的NMOS电压偏置端和缓冲单元的电压偏置端接电压偏置单元的NMOS电压偏置端。缓冲单元的同相输出端作为同相时钟输出引脚、反相输出端作为反相时钟输出引脚。本发明隔离了电压偏置电路对振荡器频率的干扰，可以实现低抖动的输出时钟信号，可以满足多协议多终端的通信要求。
-
公开(公告)号：CN109884607A
公开(公告)日：2019-06-14
申请号：CN201910214967.2
申请日：2019-03-21
Applicant: 杭州电子科技大学
Abstract: 本发明公开了基于FPGA的合成孔径地址码生成方法，用于合成孔径雷达/声呐脉冲压缩后图像数据的高速处理，利用三路合成范围计数器产生cnt_i，cnt_j，cnt_k计数值，用以驱动多路地址码生成模块；地址码生成模块通过三路计数器的驱动，利用流水线结构并行生成地址码d-1；并使用移位寄存器进行地址码k-i的延时，与流水线结构生成的地址码d-1进行同步，从而达到高速的地址码生成效果；本发明可以应用于对合成孔径算法速度要求很高的场合下，进行地址码的高速并行生成。
-
公开(公告)号：CN104753498A
公开(公告)日：2015-07-01
申请号：CN201210107504.4
申请日：2012-04-12
Applicant: 杭州电子科技大学
Abstract: 本发明涉及一种低相噪低功耗宽带压控振荡器电路。现有宽带压控振荡器噪声性能较差，功耗较高，限制了其在射频通信系统中的应用。本发明包括一个负阻振荡结构和两个缓冲结构，负阻振荡结构包括负阻结构和谐振网络，负阻结构由两个PMOS管和两个NMOS管构成，谐振网络由谐振电感、开关电容阵列、两个可变电容和两个固定电容构成。开关电容阵列包括十五个开关电容单元，形成四个控制选择端，实现十六个频带选择。每个开关电容单元包括两个MOM电容、两个反相器和一个NMOS管，MOM电容采用三维叉指电容。本发明的振荡器电路实现了较宽的频率调节范围，通过相应的相位噪声优化，实现了低相位噪声和低功耗的性能。
-
公开(公告)号：CN202565253U
公开(公告)日：2012-11-28
申请号：CN201220152931.X
申请日：2012-04-12
Applicant: 杭州电子科技大学
IPC: H03L7/099
Abstract: 本实用新型涉及宽带环形振荡器。目前采用单端结构的反相器作为其延迟单元，易受到衬底耦合噪声的干扰。本实用新型包括一个电压偏置单元、一个缓冲单元和四个串联的延迟单元，从第一延迟单元的输入端到第四延迟单元的输出端实现180度的相位移动。电压偏置单元的输入端接外部输入信号，四个延迟单元的PMOS电压偏置端接电压偏置单元的PMOS电压偏置端，四个延迟单元的NMOS电压偏置端和缓冲单元的电压偏置端接电压偏置单元的NMOS电压偏置端。缓冲单元的同相输出端作为同相时钟输出引脚、反相输出端作为反相时钟输出引脚。本实用新型隔离了电压偏置电路对振荡器频率的干扰，实现低抖动的输出时钟信号，满足多协议多终端的通信要求。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.022 seconds)
