公开(公告)号：CN103956994A

公开(公告)日：2014-07-30

申请号：CN201410112241.5

申请日：2014-03-24

Applicant: 杭州电子科技大学

Inventor： 周明珠 ,  刘小强 ,  王栋

IPC: H03K3/02

Abstract: 本发明公开了一种基于FPGA的DDS任意波形信号发生器，现有的信号发生器实现任意波形方式都是通过在线生成下载，这种方式额外增加了任意波形模块，在增加了成本同时也给用户带来不便。并且只是单纯的实现信号再现，无法对频谱做出很好的优化。本发明一种基于FPGA的DDS任意波形信号发生器，整个片上系统包括一个嵌入式锁相环、位宽为10的二选一数据选择器、位宽为8的四选一数据选择器、位宽为32位的第一累加器A、位宽为32位的第二累加器B、片上ROM_三角波、片上ROM_方波、片上ROM_正弦波、片上RAM_任意波、扰码发生器和NIOSII内核。本发明兼容性通用性强，控制操作简便，频谱优化。

公开(公告)号：CN103956994B

公开(公告)日：2016-12-07

申请号：CN201410112241.5

申请日：2014-03-24

Applicant: 杭州电子科技大学

Inventor： 周明珠 ,  刘小强 ,  王栋

IPC: H03K3/02

Abstract: 本发明公开了一种基于FPGA的DDS任意波形信号发生器，现有的信号发生器实现任意波形方式都是通过在线生成下载，这种方式额外增加了任意波形模块，在增加了成本同时也给用户带来不便。并且只是单纯的实现信号再现，无法对频谱做出很好的优化。本发明一种基于FPGA的DDS任意波形信号发生器，整个片上系统包括一个嵌入式锁相环、位宽为10的二选一数据选择器、位宽为8的四选一数据选择器、位宽为32位的第一累加器A、位宽为32位的第二累加器B、片上ROM_三角波、片上ROM_方波、片上ROM_正弦波、片上RAM_任意波、扰码发生器和NIOS II内核。本发明兼容性通用性强，控制操作简便，频谱优化。

公开(公告)号：CN203775161U

公开(公告)日：2014-08-13

申请号：CN201420135619.9

申请日：2014-03-24

Applicant: 杭州电子科技大学

Inventor： 周明珠 ,  刘小强 ,  王栋

IPC: H03K3/02

Abstract: 本实用新型公开了一种基于FPGA的DDS任意波形信号发生器，现有的信号发生器实现任意波形方式都是通过在线生成下载，这种方式额外增加了任意波形模块，在增加了成本同时也给用户带来不便。并且只是单纯的实现信号再现，无法对频谱做出很好的优化。本实用新型一种基于FPGA的DDS任意波形信号发生器，整个片上系统包括一个嵌入式锁相环、位宽为10的二选一数据选择器、位宽为8的四选一数据选择器、位宽为32位的第一累加器A、位宽为32位的第二累加器B、片上ROM_三角波、片上ROM_方波、片上ROM_正弦波、片上RAM_任意波、扰码发生器和NIOSII内核。本实用新型兼容性通用性强，控制操作简便，频谱优化。