集成电路电容器及其制造方法

    公开(公告)号:CN103456497B

    公开(公告)日:2017-04-12

    申请号:CN201210180269.3

    申请日:2012-06-04

    Inventor: 陈士弘 谢光宇

    Abstract: 本发明公开了一种集成电路电容器及其制造方法,该电容器包括一系列的山脊与沟道及一互连区域于该集成电路衬底之上,该系列的山脊与沟道及该互连区域具有一电容器基础表面,此电性导体自该互连区域电性连接该电极层以存取该电容器构件的该电极层。

    半导体结构及其制造方法

    公开(公告)号:CN103367127B

    公开(公告)日:2015-10-21

    申请号:CN201210104325.5

    申请日:2012-04-11

    Abstract: 本发明公开了一种半导体结构及其制造方法,该半导体结构包括一衬底、一叠层结构及一掺杂层;叠层结构形成于衬底上,其中叠层结构包括多条导电条纹及多条绝缘条纹,该多条导电条纹之一位于相邻二绝缘条纹之间,叠层结构具有一第一侧壁,第一侧壁的长边沿一通道方向延伸;掺杂层形成于第一侧壁中,掺杂层是由一离子注入作用于第一侧壁所形成,其中离子注入的一注入方向与第一侧壁夹一锐角。

    具有芯片外控制器的存储器装置及其制造方法

    公开(公告)号:CN102768995A

    公开(公告)日:2012-11-07

    申请号:CN201110119512.6

    申请日:2011-05-06

    Abstract: 本发明公开了一种集成电路存储器装置及其制造方法,适用于低成本的工艺,该装置包括一存储器电路以及一外围电路。装置的存储器电路以及外围电路是实现于叠层结构的不同层。存储器电路层以及外围电路层包括互补的互连表面,通过存储器电路以及外围电路彼此互补的互连表面的匹配,可以建立电性互连。存储器电路层以及外围电路层可以在不同的生产线上,使用不同的工艺方式,分别地形成于不同的衬底上。如此的制造方式,使得存储器电路层以及外围电路层得以分别使用独立的工艺设备技术来制造,一种工艺技术用于存储器阵列的制造,另一种工艺技术则用于外围电路的制造。这些独立的电路可接着被叠层并接合在一起。

Patent Agency Ranking