角度误差检测装置
    1.
    发明公开

    公开(公告)号:CN110784272A

    公开(公告)日:2020-02-11

    申请号:CN201910678164.2

    申请日:2019-07-25

    Abstract: 本发明提供一种角度误差检测装置,可实时地掌握伴随和信号或差信号穿过信号线路的相位的变化,并进行修正,所述和信号或差信号用于检测用于追踪接收的天线的角度误差。在检测相对于天线(11)的正面方向的来自追踪对象(8)的频率信号的接收方向的角度误差的角度误差检测装置(12)中,导频信号供给部(35a、35b)使相位已一致的导频信号与被朝向信号线路(33a、33b)输出的和信号及差信号分别进行重叠,导频相位差检测部(43)检测穿过了各信号线路(33a、33b)的导频信号的相位差,通过修正部(44)来进行和信号或差信号的修正。角度误差检测部(42)根据经修正的和信号、差信号的其中一侧与未被修正的另一侧,检测所述角度误差。

    PLL电路
    2.
    发明授权

    公开(公告)号:CN102163971B

    公开(公告)日:2013-07-31

    申请号:CN201110039913.0

    申请日:2011-02-17

    CPC classification number: H03L7/08 G06F1/0328

    Abstract: 本发明提供一种无需使噪声特性劣化、就能抑制消耗电力而提高可靠性的PLL电路。在该PLL电路中,具备对来自VCO(1)的输出频率Fout进行分频而与基准信号进行相位比较,将相位差作为控制电压而反馈到VCO(1)的PLL IC(2),控制电路(6)能够精细地设定基准频率Fref和DDS电路(5)中的输出频率Fdds这双方频率,通过两者的组合,在DDS电路(5)中生成针对Fref及其倍频频率的Fdds的重叠频率,利用第1AMP(7)进行放大,通过可变滤波器(8)选择所期望的Fdds(希望),利用第2AMP(9)进行放大而作为基准信号供给到PLL IC(2)中,控制电路(6)将分频比N也供给到PLL IC(2)中。

    PLL电路
    3.
    发明公开

    公开(公告)号:CN102163971A

    公开(公告)日:2011-08-24

    申请号:CN201110039913.0

    申请日:2011-02-17

    CPC classification number: H03L7/08 G06F1/0328

    Abstract: 本发明提供一种无需使噪声特性劣化、就能抑制消耗电力而提高可靠性的PLL电路。在该PLL电路中,具备对来自VCO(1)的输出频率Fout进行分频而与基准信号进行相位比较,将相位差作为控制电压而反馈到VCO(1)的PLL IC(2),控制电路(6)能够精细地设定基准频率Fref和DDS电路(5)中的输出频率Fdds这双方频率,通过两者的组合,在DDS电路(5)中生成针对Fref及其倍频频率的Fdds的重叠频率,利用第1AMP(7)进行放大,通过可变滤波器(8)选择所期望的Fdds(希望),利用第2AMP(9)进行放大而作为基准信号供给到PLL IC(2)中,控制电路(6)将分频比N也供给到PLL IC(2)中。

    PLL装置
    4.
    发明授权

    公开(公告)号:CN101411068B

    公开(公告)日:2011-08-24

    申请号:CN200780010964.2

    申请日:2007-03-30

    Abstract: 本发明提供一种PLL装置,其目的在于在使来自电压控制振荡部的频率信号与来自外部的基准频率信号同步并加以输出的PLL装置中,即使在来自外部的基准频率信号中发生了不良,也能够抑制频率的变动。作为具体的解决方法,对来自外部的基准频率信号的信号电平进行监视,在该信号电平在设定范围内时,使用由相位差数据制作单元制作的与相位差相关的数据进行PLL控制,在上述信号电平偏离设定时,识别为信号的供给被停止或发生了异常,切换至存储在存储部中的与相位差相关的数据、例如存储的最新的数据或预先制作的数据,进行PLL控制。

    VCO驱动电路以及频率合成器

    公开(公告)号:CN101421928A

    公开(公告)日:2009-04-29

    申请号:CN200780003578.0

    申请日:2007-01-26

    Abstract: 本发明提供一种VCO驱动电路以及频率合成器,降低从VCO的控制端子观察的阻抗而可以防止VCO的相位噪声特性劣化。VCO驱动电路以及具备该VCO驱动电路的频率合成器具有:粗调用DAC(4),输入粗调用频率的数字数据,并输出模拟信号;微调用DAC(6),输入微调用频率的数字数据,并输出模拟信号;LPF(5),去除来自粗调用DAC(4)的输出的噪声而作为向VCO的控制端子的输入、且响应速度慢;LPF(7),将来自微调用DAC(6)的输出转换成电压并进行信号的平滑化、且响应速度快;电阻(R6),连接LPF(5)的输入级和LPF(7)的输入级;以及电容器(C8),进行电容耦合,以使LPF(7)的输出加到LPF(5)的输出。

    PLL振荡电路
    6.
    发明授权

    公开(公告)号:CN101093995B

    公开(公告)日:2012-05-09

    申请号:CN200710110139.1

    申请日:2007-06-18

    CPC classification number: H03L7/18 H03L7/085

    Abstract: 本发明提供一种能够防止VCO输出的相位噪声特性、杂散特性恶化的PLL振荡电路。该振荡电路是数字控制型的振荡电路,具有:VCO(1);分频器(2);基准振荡电路(3);A/D变换器(4);相位比较器(5);数字滤波器(6);D/A变换器(7);模拟滤波器(8),使从基准振荡电路(3)供给的基准信号通过窄带晶体滤波器(MCF),输出到A/D变换器(4),去除包含在基准信号中的噪声、跳动、无用波,其结果能够防止VCO输出的相位噪声特性、杂散特性恶化。

    基准信号振荡器
    7.
    发明公开

    公开(公告)号:CN102208897A

    公开(公告)日:2011-10-05

    申请号:CN201110083561.9

    申请日:2011-03-31

    Inventor: 大西直树

    Abstract: 本发明提供一种基准信号振荡器。在使用具有优异的长期稳定度的高稳定振荡器的基准信号振荡器中,即使在高稳定振荡器发生短时间的故障时,也能够持续稳定地输出基准信号。高稳定振荡器使用铷振荡器或铯振荡器,将作为与这些振荡器相比长期间的频率稳定度较差而短期间的频率稳定度较高的准稳定振荡器的OCXO用作后备。通过准备将从高稳定振荡器发生异常起的经过时间与两振荡器的使用的加权(利用比率)相对应的表并使用该表,在高稳定振荡器恢复之后,初始100%利用准稳定振荡器的振荡频率,然后阶段性地减少准稳定振荡器的使用的加权(利用比率),使高稳定振荡器的利用比率增大。

    频率合成器
    8.
    发明公开

    公开(公告)号:CN102171930A

    公开(公告)日:2011-08-31

    申请号:CN200980139417.3

    申请日:2009-09-30

    CPC classification number: H03L7/18 H03L7/091 H03L7/095 H03L7/10

    Abstract: 本发明提供一种在采用了在对来自压控振荡器的频率信号进行分频、A/D转换、正交检波,取出以检波使用的频率信号与A/D转换后的频率信号的频率差进行旋转的旋转矢量,对该旋转矢量的频率与设定频率的差进行积分作为压控振荡部的控制电压的频率合成器中,能够瞬时或在事前对PLL控制非正常运行的状态进行判定的技术。对输入压控振荡器的控制电压进行监视,对监视的控制电压的电平是否脱离预先规定的范围进行判断,输出失锁检测信号。在对旋转矢量乘以按照由设定频率粗略决定的频率进行逆旋转的逆旋转矢量的运算而使旋转矢量减速的结构中,还考虑被减速的旋转矢量的长度(标量)或增益控制用的修正信号是否脱离预先设定的范围的判定结果。

    PLL装置
    9.
    发明授权

    公开(公告)号:CN101416392B

    公开(公告)日:2011-08-24

    申请号:CN200780011596.3

    申请日:2007-03-30

    CPC classification number: H03L7/087 H03L7/091 H03L7/093

    Abstract: 本发明的目的在于提供一种能够得到极高的频率稳定度的PLL装置。作为具体的解决方法,从附有恒温槽的水晶振荡器(OCXO)根据作为40MHz的矩形波的频率信号由A/D(模拟/数字)变换部对标准信号进行取样,由正交变换部对该数字信号进行正交变换处理,取出用复数表示与标准信号和来自OCXO的频率信号的相位差相当的相位的矢量时的实数部分(I)和虚数部分(Q)。检测出该矢量的角速度,通过PWM控制部生成与该角速度对应的直流电压,供给到OCXO。

    频率合成器
    10.
    发明公开

    公开(公告)号:CN101997545A

    公开(公告)日:2011-03-30

    申请号:CN201010245795.4

    申请日:2010-08-05

    Inventor: 大西直树

    CPC classification number: H03B21/00

    Abstract: 本发明提供一种频率合成器,从电源刚刚接通之后在长时间的整个使用期间中得到良好的频率稳定度。在基准信号发生电路(1)中,具备OCXO(20)、TCXO(30)、对各自的输出进行权重调整的权重变换器(21、31)、以及对来自各权重变换器的输出进行加法而作为基准信号输出的加法器(41),CPU(10)对权重变换器(B、C)进行控制,以便在电源接通时,使TCXO(30)的权重成为100%,使OCXO(20)的权重成为0%,逐渐提高OCXO(20)的权重,在预先设定的一定时间后,使TCXO(30)的权重成为0%,使OCXO(20)的权重成为100%,可以在电源接通后迅速地使频率稳定。

Patent Agency Ranking