公开(公告)号：CN101356641B

公开(公告)日：2011-05-18

申请号：CN200680050392.6

申请日：2006-12-20

Applicant: 日本电气株式会社 ,  瑞萨电子株式会社

Inventor： 船矢琢央 ,  村井秀哉 ,  山道新太郎 ,  菊池克 ,  本多广一 ,  宫崎真一

IPC: H01L23/12

Abstract: 半导体搭载用布线基板(5)，至少具有：绝缘膜(1)；在绝缘膜(1)中形成的布线(2)；多个电极凸台(4)，这些电极凸台(4)在绝缘膜(1)的正反两面中露出表面地设置，而且其侧面的至少一部分被绝缘膜(1)埋设；以及连接布线(2)与电极凸台(4)的过孔(3)。用第1材料来形成连接布线(2)与电极凸台(4)的过孔(3)。将在绝缘膜(1)中形成的布线(2)彼此连接的至少一个过孔(3a)，包含与第1材料不同的第2材料。半导体搭载用布线基板(5)有利于在半导体器件的高集成化、高速化或多功能化情况下的端子数量的增加及端子间隔的狭小间距化，特别是能够在基板两面高密度而且高精度地搭载半导体器件、可靠性也优异。

公开(公告)号：CN101356641A

公开(公告)日：2009-01-28

申请号：CN200680050392.6

申请日：2006-12-20

Applicant: 日本电气株式会社 ,  恩益禧电子股份有限公司

Inventor： 船矢琢央 ,  村井秀哉 ,  山道新太郎 ,  菊池克 ,  本多广一 ,  宫崎真一

IPC: H01L23/12

Abstract: 半导体搭载用布线基板(5)，至少具有：绝缘膜(1)；在绝缘膜(1)中形成的布线(2)；多个电极凸台(4)，这些电极凸台(4)在绝缘膜(1)的正反两面中露出表面地设置，而且其侧面的至少一部分被绝缘膜(1)埋设；以及连接布线(2)与电极凸台(4)的通路孔(3)。用第1材料来形成连接布线(2)与电极凸台(4)的通路孔(3)。将在绝缘膜(1)中形成的布线(2)彼此连接的至少一个通路孔(3a)，包含与第1材料不同的第2材料。半导体搭载用布线基板(5)有利于在半导体器件的高集成化、高速化或多功能化情况下的端子数量的增加及端子间隔的狭小间距化，特别是能够在基板两面高密度而且高精度地搭载半导体器件、可靠性也优异。

公开(公告)号：CN100394593C

公开(公告)日：2008-06-11

申请号：CN200510084420.3

申请日：2005-07-15

Applicant: 日本电气株式会社 ,  恩益禧电子股份有限公司

Inventor： 菊池克 ,  山道新太郎 ,  村井秀哉 ,  本多广一 ,  副岛康志 ,  宫崎真一

IPC: H01L23/52 ,  H01L21/768 ,  H01L21/60

CPC classification number: H01L23/528 ,  H01L23/3114 ,  H01L23/5286 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

Abstract: 公开了一种半导体器件，其中，包括第一布线层和第一绝缘层的微细布线结构部分，形成在半导体衬底上，其中每一第一布线层和每一第一绝缘层都被交替地层压。第一巨型布线结构部分形成在微细布线结构部分上，并且第一巨型布线结构部分是这样形成的，通过以下面的顺序在微细布线结构部分上相继地形成第一巨型布线部分，其包括厚度为第一布线层厚度两倍或更多的第二布线层和第二绝缘层，其中每一第二布线层和每一第二绝缘层被交替地层压；第二巨型布线结构部分，包括厚度为第一布线层厚度两倍或更多的第三布线层和第三绝缘层，其中第三绝缘层在25℃时的弹性模量不大于第二绝缘层在25℃时的弹性模量，每一第三布线层和每一第三绝缘层都被交替地层压。

公开(公告)号：CN1722429A

公开(公告)日：2006-01-18

申请号：CN200510084420.3

申请日：2005-07-15

Applicant: 日本电气株式会社 ,  恩益禧电子股份有限公司

Inventor： 菊池克 ,  山道新太郎 ,  村井秀哉 ,  本多广一 ,  副岛康志 ,  宫崎真一

IPC: H01L23/52 ,  H01L21/768 ,  H01L21/60

CPC classification number: H01L23/528 ,  H01L23/3114 ,  H01L23/5286 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

Abstract: 公开了一种半导体器件，其中，包括第一布线层和第一绝缘层的微细布线结构部分，形成在半导体衬底上，其中每一第一布线层和每一第一绝缘层都被交替地层压。第一巨型布线结构部分形成在微细布线结构部分上，并且第一巨型布线结构部分是这样形成的，通过以下面的顺序在微细布线结构部分上相继地形成第一巨型布线部分，其包括厚度为第一布线层厚度两倍或更多的第二布线层和第二绝缘层，其中每一第二布线层和每一第二绝缘层被交替地层压；第二巨型布线结构部分，包括厚度为第一布线层厚度两倍或更多的第三布线层和第三绝缘层，其中第三绝缘层在25℃时的弹性模量不大于第二绝缘层在25℃时的弹性模量，每一第三布线层和每一第三绝缘层都被交替地层压。

公开(公告)号：CN1719604A

公开(公告)日：2006-01-11

申请号：CN200510082535.9

申请日：2005-07-07

Applicant: 日本电气株式会社 ,  恩益禧电子股份有限公司

Inventor： 村井秀哉 ,  下户直典 ,  船矢琢央 ,  菊池克 ,  山道新太郎 ,  马场和宏 ,  本多广一 ,  方庆一郎 ,  松井孝二 ,  宫崎真一

IPC: H01L23/488 ,  H01L23/12 ,  H01L21/60

CPC classification number: H01L2221/68345 ,  H01L2224/16225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2924/01019 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/15311 ,  H01L2924/15312 ,  H01L2924/00014

Abstract: 一种用于安装半导体的布线衬底，包括：绝缘膜；形成在所述绝缘膜中的布线；通过通路电连接至布线的多个电极衬垫。所述电极衬垫设置成其表面暴露于所述绝缘膜的前表面和后表面这两面上，而且其侧表面的至少一部分埋设在所述绝缘膜中。通过在相应的两个金属板上形成电极衬垫、之后，在相应的金属板上叠置绝缘层和布线以覆盖电极衬垫、并且将绝缘层彼此粘合以进行集成，之后，清除金属板，从而形成绝缘膜。