-
公开(公告)号：CN108074894B
公开(公告)日：2021-12-17
申请号：CN201710174532.0
申请日：2017-03-22
Applicant: 日月光半导体制造股份有限公司
IPC: H01L23/48 , H01L23/488 , H01L23/522 , H01L21/48
Abstract: 本发明提供一种半导体器件封装，其包括一衬底、一第一图案化导电层、一第二图案化导电层、一介电层、一第三图案化导电层和一连接器。该衬底具有一顶表面。该第一图案化导电层位于该衬底的该顶表面上。该第二图案化导电层与该第一图案化导电层接触。该第二图案化导电层包括一第一部分、一第二部分和一第三部分。该第二部分连接在该第一部分和该第三部分之间。该介电层位于该衬底的该顶表面上。该介电层覆盖该第一图案化导电层并且围绕该第二图案化导电层的该第二部分和该第三部分。该第二图案化导电层的该第一部分设置在该介电层上。该第三图案化导电层位于该第二图案化导电层上，以及该连接器直接位于该第三图案化导电层上。
-
公开(公告)号：CN112802817A
公开(公告)日：2021-05-14
申请号：CN202010067272.9
申请日：2020-01-20
Applicant: 日月光半导体制造股份有限公司
IPC: H01L23/498 , H01L25/16 , H01L33/62 , H01L21/48 , H01L21/60
Abstract: 本公开提供一种半导体设备封装和其封装方法。其中，该半导体设备封装包含第一半导体设备；第二半导体设备；以及第一重新分布层，其安置在所述第一半导体设备上且具有限定暴露所述第一半导体设备的开口的侧壁。所述第一重新分布层的所述侧壁具有高达2微米(μm)范围内的平均表面粗糙度(Ra)。
-
公开(公告)号：CN105789199A
公开(公告)日：2016-07-20
申请号：CN201610194443.8
申请日：2011-11-28
Applicant: 日月光半导体制造股份有限公司
Abstract: 本发明关于一种具有整合被动元件的半导体元件及其制造方法。该半导体元件包括一基材、一电阻器、一电感器、一连接垫、一保护层及一球下金属层。该电阻器、该电感器及该连接垫邻接于该基材的一表面，且彼此电性连接。该电感器的下表面与该电阻器的下表面共平面。该保护层覆盖该电感器及该电阻器。该球下金属层位于该保护层的开口内以电性连接该连接垫。藉此，可有效减少该半导体元件的厚度。
-
公开(公告)号：CN102496616B
公开(公告)日：2016-04-27
申请号：CN201110404709.4
申请日：2011-11-28
Applicant: 日月光半导体制造股份有限公司
Abstract: 本发明关于一种具有整合被动元件的半导体元件及其制造方法。该半导体元件包括一基材、一电阻器、一电感器、一连接垫、一保护层及一球下金属层。该电阻器、该电感器及该连接垫邻接于该基材的一表面，且彼此电性连接。该电感器的下表面与该电阻器的下表面共平面。该保护层覆盖该电感器及该电阻器。该球下金属层位于该保护层的开口内以电性连接该连接垫。藉此，可有效减少该半导体元件的厚度。
-
公开(公告)号：CN102136475A
公开(公告)日：2011-07-27
申请号：CN201010118971.8
申请日：2010-01-27
Applicant: 日月光半导体制造股份有限公司
IPC: H01L27/06 , H01L21/822 , H01L21/60
CPC classification number: H01L2224/48091 , H01L2224/48227 , H01L2924/15311 , H01L2924/00014
Abstract: 本发明关于一种半导体封装结构及其制造方法。该半导体封装结构包括一基材、一第一电容、一第一保护层、一第一金属层及一第二保护层。该基材具有至少一穿导孔结构。该第一电容位于该基材的一第一表面。该第一保护层包覆该第一电容。该第一金属层位于该第一保护层上，且包括一第一电感。该第二保护层包覆该第一电感。藉此，可将该第一电感、该第一电容及该穿导孔结构一并整合至该半导体封装结构内，以缩减产品尺寸。
-
Patent Agency Ranking
公开(公告)号：CN101777502A
公开(公告)日：2010-07-14
申请号：CN200910003642.6
申请日：2009-01-13
Applicant: 日月光半导体制造股份有限公司
CPC classification number: H01L24/97 , H01L2224/16225 , H01L2224/32225 , H01L2224/73204 , H01L2224/92125 , H01L2224/97 , H01L2924/15311 , H01L2924/18161 , H01L2224/81 , H01L2224/83 , H01L2924/00
Abstract: 本发明公开一种倒装芯片封装方法，其至少包含下列步骤：首先，提供一包含有至少一基板单元的基板条；接着，设置至少一芯片于所述基板单元，所述芯片电性连接所述基板单元；之后，设置一模板于所述基板条的一上表面，所述模板与所述基板条之间具有一气隙，所述模板具有至少一开口及一抽气槽孔，所述气隙连通所述开口及所述抽气槽孔，且所述芯片位于所述开口内；最后，形成一胶体于所述模板的所述开口以包覆所述芯片，并通过所述抽气槽孔及所述气隙进行抽真空，以防止空气被包覆于所述胶体中而形成气泡。
-
公开(公告)号：CN101101885A
公开(公告)日：2008-01-09
申请号：CN200710139891.9
申请日：2007-07-26
Applicant: 日月光半导体制造股份有限公司
IPC: H01L21/60
Abstract: 一种打线机台，用以对一基板上的至少一第一芯片及一第二芯片同时进行打线。打线机台包括至少一第一打线头及一第二打线头、一驱动单元、一处理单元以及一数据库。驱动单元用以移动第一打线头及第二打线头，处理单元用以输出控制命令至驱动单元以控制第一打线头及第二打线头。数据库储存一操作参数数据，处理单元是根据操作参数数据控制第一打线头及第二打线头。
-
公开(公告)号：CN109427728B
公开(公告)日：2022-06-21
申请号：CN201810282079.X
申请日：2018-04-02
Applicant: 日月光半导体制造股份有限公司
IPC: H01L23/498 , H01L25/18 , H01L21/48
Abstract: 一种集成型无源组件包括电容器、第一钝化层、电感器、绝缘层和外部接点。所述第一钝化层包围所述电容器。所述电感器在所述第一钝化层上并电连接到所述电容器。所述电感器包括多个导电柱。所述绝缘层在所述第一钝化层上并包围所述导电柱中的每一个。所述绝缘层包括邻近于所述第一钝化层的第一表面、与所述第一表面相对的第二表面和延伸于所述第一表面与所述第二表面之间的侧表面。所述导电柱中的每一个的宽度与所述导电柱中的每一个的高度的比是约1:7。所述外部接点电连接到所述电感器并接触所述绝缘层的所述第二表面和所述绝缘层的所述侧表面。
-
公开(公告)号：CN113035846A
公开(公告)日：2021-06-25
申请号：CN202110147418.5
申请日：2021-02-03
Applicant: 日月光半导体制造股份有限公司
IPC: H01L25/065 , H01L23/498 , H01L21/50
Abstract: 本发明提供了一种封装结构及其形成方法。该封装结构包括：再分布层；第一管芯和第二管芯，位于再分布层上方；底部填充物，位于第一管芯和第二管芯与再分布层之间以及第一管芯与第二管芯之间；以及应力缓冲层，嵌入在再分布层内并且位于底部填充物下方，应力缓冲层的热膨胀系数小于再分布层的热膨胀系数。止述技术方案至少能够避免封装结构中的裂纹产生。
-
公开(公告)号：CN112018051A
公开(公告)日：2020-12-01
申请号：CN201911033667.0
申请日：2019-10-28
Applicant: 日月光半导体制造股份有限公司
IPC: H01L23/31 , H01L23/488 , H01L21/56
Abstract: 本发明提供一种半导体设备封装，其包含第一介电层、导电焊垫和电触头。所述第一介电层具有第一表面和与所述第一表面相对的第二表面。所述导电焊垫安置于所述第一介电层内。所述导电焊垫包含第一导电层和屏障。所述第一导电层与所述第一介电层的所述第二表面相邻。所述第一导电层具有面向所述第一介电层的所述第一表面的第一表面和与所述第一表面相对的第二表面。所述第一导电层的所述第二表面从所述第一介电层暴露。所述屏障层安置于所述第一导电层的所述第一表面上。所述电触头安置于所述导电焊垫的所述第一导电层的所述第二表面上。
-
-
-
-
-
-
-
-
-
Search Results
65
records
(took 0.078 seconds)
