-
公开(公告)号：CN110321162A
公开(公告)日：2019-10-11
申请号：CN201910585678.3
申请日：2019-07-01
Applicant: 无锡沐创集成电路设计有限公司 , 清华大学无锡应用技术研究院
Abstract: 本发明提供一种基于粗粒度可重构计算单元的PRESENT加密算法系统，包括可重构配置系统、可重构数据通路及计算模块、主控微处理器、系统总线；所述可重构配置系统包括配置信息初始化接口、多级配置信息存储单元、配置信息解析模块、配置信息寄存器所述可重构数据通路及计算模块包括可重构计算阵列、寄存器通道、中间结果存储单元、输入先进先出寄存器组、输出先进先出寄存器组；所述可重构计算阵列包括可重构计算单元块，可重构计算单元块包括多行算子、读控制模块、写控制模块；本发明能够实现PRESENT加密算法的高效运算。
-
公开(公告)号：CN110059493B
公开(公告)日：2023-04-07
申请号：CN201910284904.4
申请日：2019-04-10
Applicant: 无锡沐创集成电路设计有限公司 , 清华大学无锡应用技术研究院
Abstract: 本发明提供一种基于粗粒度可重构计算单元的SKINNY‑128‑128加密算法系统，包括可重构配置系统、可重构数据通路及计算模块、主控微处理器、系统总线；所述可重构配置系统包括配置信息初始化接口、多级配置信息存储单元、配置信息解析模块、位置信息寄存器；所述可重构数据通路及计算模块包括可重构计算阵列、寄存器通道、中间结果存储单元、输入先进先出寄存器组、输出先进先出寄存器组。可重构计算阵列包括可重构计算单元块，可重构计算单元块包括多行算子、读控制模块、写控制模块；其中，算子包括逻辑运算、算术运算、移位运算、查表运算和置换运算功能；本发明提高了加密运算的效率和速度。
-
公开(公告)号：CN110059493A
公开(公告)日：2019-07-26
申请号：CN201910284904.4
申请日：2019-04-10
Applicant: 无锡沐创集成电路设计有限公司 , 清华大学无锡应用技术研究院
Abstract: 本发明提供一种基于粗粒度可重构计算单元的SKINNY-128-128加密算法系统，包括可重构配置系统、可重构数据通路及计算模块、主控微处理器、系统总线；所述可重构配置系统包括配置信息初始化接口、多级配置信息存储单元、配置信息解析模块、位置信息寄存器；所述可重构数据通路及计算模块包括可重构计算阵列、寄存器通道、中间结果存储单元、输入先进先出寄存器组、输出先进先出寄存器组。可重构计算阵列包括可重构计算单元块，可重构计算单元块包括多行算子、读控制模块、写控制模块；其中，算子包括逻辑运算、算术运算、移位运算、查表运算和置换运算功能；本发明提高了加密运算的效率和速度。
-
公开(公告)号：CN110321162B
公开(公告)日：2023-06-06
申请号：CN201910585678.3
申请日：2019-07-01
Applicant: 无锡沐创集成电路设计有限公司 , 清华大学无锡应用技术研究院
Abstract: 本发明提供一种基于粗粒度可重构计算单元的PRESENT加密算法系统，包括可重构配置系统、可重构数据通路及计算模块、主控微处理器、系统总线；所述可重构配置系统包括配置信息初始化接口、多级配置信息存储单元、配置信息解析模块、配置信息寄存器所述可重构数据通路及计算模块包括可重构计算阵列、寄存器通道、中间结果存储单元、输入先进先出寄存器组、输出先进先出寄存器组；所述可重构计算阵列包括可重构计算单元块，可重构计算单元块包括多行算子、读控制模块、写控制模块；本发明能够实现PRESENT加密算法的高效运算。
-
公开(公告)号：CN118568742A
公开(公告)日：2024-08-30
申请号：CN202410558214.4
申请日：2024-05-07
Applicant: 清华大学无锡应用技术研究院
Abstract: 本公开提供了一种数据处理方法、可重构数据处理芯片和电子设备，可以应用于芯片技术领域、数据加密领域和计算机领域。该方法包括：将传输至可重构数据处理芯片的初始数据包存储在第一缓存中；根据初始数据包中的算力消耗标识，将初始数据包传输至第二缓存中与算力消耗标识相对应的待处理缓存区；将待处理缓存区中的初始数据包，传输至与算力消耗标识相对应的关联算核，以便于关联算核对初始数据包中的初始数据执行数据处理操作，得到目标数据；根据从关联算核获取的目标数据，生成目标数据包，以便于与可重构数据处理芯片电连接的关联装置获取目标数据包。
-
Patent Agency Ranking
公开(公告)号：CN115374052A
公开(公告)日：2022-11-22
申请号：CN202211059479.7
申请日：2022-08-30
Applicant: 中国人民解放军63921部队 , 清华大学无锡应用技术研究院
Abstract: 本发明提出了一种用于可重构计算阵列的任务处理方法，应用于计算机技术领域，该方法包括：获取预设任务对应的m个配置信息块中的第一个配置信息块，每个该配置信息块对应一个子计算过程，根据该第一个配置信息块配置该多个算核中的第一算核，该第一算核用于执行该预设任务，在该第一算核执行完该第一个配置信息块对应的任务后，根据该m个配置信息块中的下一个配置信息块重新配置该第一算核，以便该第一算核能够继续执行该预设任务。本发明还提出了一种用于可重构计算阵列的任务处理装置、设备、介质和程序产品，能够利用第一算核这一较小的一维算子阵列进行频繁的重构的方式即可达到和原先二维算子阵列一样的计算效果。
-
公开(公告)号：CN115145541A
公开(公告)日：2022-10-04
申请号：CN202210913322.X
申请日：2022-07-29
Applicant: 清华大学无锡应用技术研究院
IPC: G06F7/58
Abstract: 本发明提出了一种随机数生成电路，应用于电路技术领域，包括：信号产生电路、信号放大电路和信号转换电路，该信号产生电路用于产生具有相位差的一对信号，该信号放大电路用于放大该一对信号的相位差，该信号放大电路为时间放大器，该信号转换电路用于将相位差放大后的该一对信号转换为原始随机数后输出。本发明还提出了一种随机数生成方法、真随机数发生器，通过将信号放大电路用于随机数生成，利用信号放大电路来放大时钟抖动强度，解决了分辨率受限于数字电路标准单元延时极限的问题。
-
公开(公告)号：CN112564891B
公开(公告)日：2022-06-21
申请号：CN202011444216.9
申请日：2020-12-11
Applicant: 清华大学无锡应用技术研究院
Abstract: 本发明涉及序列密码算法技术领域，具体公开了一种基于反馈移位寄存器阵列的序列密码算法计算系统，其中，包括：至少两个反馈移位寄存器阵列，多个所述反馈移位寄存器阵列级联连接，每个所述反馈移位寄存器阵列均包括N行M列的寄存器，每个所述寄存器均包括多种输入数据，其中N≥2，M≥2，且N和M均为自然数；以及与每个所述反馈移位寄存器阵列对应的计算模块，每个所述计算模块均与对应的所述反馈移位寄存器阵列连接，每个所述计算模块均能够根据序列密码算法进行计算，并将得到的计算结果反馈至对应的反馈移位寄存器阵列。本发明提供的基于反馈移位寄存器阵列的序列密码算法计算系统能够同时兼顾性能及灵活性。
-
公开(公告)号：CN112311698B
公开(公告)日：2021-08-24
申请号：CN202011069961.X
申请日：2020-09-30
Applicant: 清华大学无锡应用技术研究院
IPC: H04L12/927 , H04L29/06
Abstract: 本发明提供了一种处理网络数据包的方法、装置及存储介质。该方法包括：根据全局优先级编码矩阵与全局匹配向量，从构成分类规则全集的多个分类规则子集中选出第一分类规则子集，其中所述全局优先级编码矩阵中的各个元素分别用于表示所述多个分类规则子集中各个分类规则子集之间的优先级高低关系，所述全局匹配向量中的各个元素分别用于表示所述多个分类规则子集中的各个分类规则子集是否包含与所述网络数据包匹配的分类规则；根据所述网络数据包的包头信息，从所述第一分类规则子集中选出与所述网络数据包匹配的优先级最高的分类规则，以便于根据所述优先级最高的分类规则转发所述网络数据包。本发明能同时实现分类规则的高匹配性能与高更新性能。
-
公开(公告)号：CN112559441A
公开(公告)日：2021-03-26
申请号：CN202011453046.0
申请日：2020-12-11
Applicant: 清华大学无锡应用技术研究院
IPC: G06F15/80
Abstract: 本发明涉及通信基带电路技术领域，具体公开了一种数字信号处理器的控制方法，其中，数字信号处理器包括可重构处理器、配置控制器和数据存储器，可重构处理器包括多个处理单元阵列，每个处理器单元阵列均包括多个处理单元，配置控制器包括多个配置存储器单元和多个配置控制器单元，配置存储器单元与配置控制器单元一一对应，数据存储器包括多个共享存储器，控制方法包括：初始化共享存储器和配置存储器单元；启动处理单元阵列的任务调度器；在确定处理单元阵列的任务完成后，关闭计时器打印数据；将经过处理单元阵列处理完成的数据搬运至共享存储器。本发明提供的数字信号处理器的控制方法具有高性能低功耗的优势。
-
-
-
-
-
-
-
-
-
Search Results
78
records
(took 0.047 seconds)
