-
公开(公告)号：CN107785416B
公开(公告)日：2020-07-10
申请号：CN201610793198.2
申请日：2016-08-31
Applicant: 无锡华润上华科技有限公司
IPC: H01L29/772 , H01L29/10 , H01L21/335
Abstract: 本发明涉及一种结型场效应晶体管及其制造方法，所述结型场效应晶体管包括：阱区，为第二导电类型且形成于第一导电类型区内；源极，为第一导电类型且形成于阱区内；源极金属电极，形成于源极上且与源极接触；横向沟道区，为第一导电类型，形成于两相邻源极之间且两端与两相邻源极接触；金属栅极，形成于阱区上。本发明将传统JFET的纵向沟道固化下来，通过在器件表面添加横向沟道区，提高两部分沟道的比例中的横向沟道来调节整体的夹断电压，这种方法适用于更高的电流和电压。其结合了横向JFET可调节的优势而应用于纵向器件，加长了横向沟道的长度，可以忽略纵向沟道的影响而仅通过调节横向沟道而实现整个JFET的夹断电压精确调整。
-
公开(公告)号：CN110875304B
公开(公告)日：2022-06-17
申请号：CN201811015332.1
申请日：2018-08-31
Applicant: 无锡华润上华科技有限公司
IPC: H01L27/02 , H01L21/784
Abstract: 本发明涉及一种瞬态电压抑制器件及其制造方法，所述瞬态电压抑制器件包括：衬底；第一导电类型阱区，包括第一阱和第二阱；第二导电类型阱区，包括第三阱和第四阱，第三阱设于所述第一阱和第二阱之间从而将第一阱和第二阱相隔离，第二阱设于第三阱和第四阱之间；齐纳管有源区；第一掺杂区，设于所述第一阱中；第二掺杂区，设于所述第一阱中；第三掺杂区，设于所述第二阱中；第四掺杂区，设于所述第二阱中；第五掺杂区，设于所述齐纳管有源区中；第六掺杂区，设于所述齐纳管有源区。本发明通过第三阱对第一阱和第二阱进行隔离，相当于对第一二极管和第二二极管进行隔离，隔离效果好，避免了寄生BJT开启，因此ESD鲁棒性高、便于集成。
-
公开(公告)号：CN109979936B
公开(公告)日：2021-07-09
申请号：CN201711465185.3
申请日：2017-12-28
Applicant: 无锡华润上华科技有限公司
IPC: H01L27/088 , H01L29/78 , H01L27/082 , H01L29/739
Abstract: 本发明提供一种集成半导体器件和电子装置，可以将耗尽型器件和增强型器件集成在一个半导体器件上，将两种器件同时封装，节省工艺流程，节省芯片面积，同时，在栅极结构下方设置介质岛，在耗尽型器件形成沟道的过程中，由于介质岛的存在阻挡了沟道离子的注入，介质岛下方的离子浓度低，使得器件在开态下的击穿可靠性大大提高；同时，由于介质岛的存在，使得栅介电层的厚度增加，降低了栅极电容，减小器件的开关损耗。
-
公开(公告)号：CN110875302A
公开(公告)日：2020-03-10
申请号：CN201811012572.6
申请日：2018-08-31
Applicant: 无锡华润上华科技有限公司
IPC: H01L27/02
Abstract: 本发明涉及一种瞬态电压抑制器件及其制造方法，所述瞬态电压抑制器件包括：衬底；第一导电类型阱区，设于衬底中，包括第一阱、第二阱及第三阱；第二导电类型阱区，设于衬底中，包括第四阱和第五阱，第四阱设于第一阱和第二阱之间从而将第一阱和第二阱相隔离，第五阱设于第二阱和第三阱之间从而将第二阱和第三阱相隔离；齐纳管阱区，设于第一阱中；第一掺杂区，设于齐纳管阱区中；第二掺杂区，设于齐纳管阱区中；第三掺杂区，设于第二阱中；第四掺杂区，设于第三阱中；第五掺杂区，设于第三阱中。本发明隔离效果好，避免了寄生BJT开启，因此ESD鲁棒性高、便于集成。且采用寄生的可控硅可大幅度提升负脉冲ESD的电流能力。
-
公开(公告)号：CN107785365B
公开(公告)日：2021-08-06
申请号：CN201610793753.1
申请日：2016-08-31
Applicant: 无锡华润上华科技有限公司
Abstract: 本发明涉及一种集成有结型场效应晶体管的器件及其制造方法，所述器件的JFET区包括：JFET源极，为第一导电类型；JFET源极的金属电极，形成于所述JFET源极上与所述JFET源极接触；复合阱区结构，为第二导电类型且设于第一导电类型区内，包括第一阱和位于第一阱内的第二阱，第二阱的离子浓度大于第一阱的离子浓度，复合阱区结构在JFET源极的两侧各形成有一个，且JFET源极横向延伸进入第一阱和第二阱内；JFET金属栅极，设于JFET源极两侧的复合阱区结构上。本发明利用第一阱和第二阱组成的复合阱区形成复合沟道，增强了沟道耗尽能力，加强了夹断电压稳定性。同时可以通过调节复合沟道的距离，精确调节夹断电压大小，满足不同的电路应用场合。
-
Patent Agency Ranking
公开(公告)号：CN107785411B
公开(公告)日：2020-06-12
申请号：CN201610794437.6
申请日：2016-08-31
Applicant: 无锡华润上华科技有限公司
IPC: H01L29/10 , H01L27/085 , H01L21/8232
Abstract: 本发明涉及一种集成有结型场效应晶体管的器件及其制造方法，所述器件包括：第一阱，为第二导电类型且形成于所述第一导电类型区内；第二阱，为第二导电类型且形成于所述第一导电类型区内，离子浓度大于所述第一阱的离子浓度；JFET源极，为第一导电类型；JFET源极的金属电极，形成于所述JFET源极上且与所述JFET源极接触；第二导电类型埋层，形成于所述JFET源极和第二阱下方。本发明利用了P型埋层与第二阱形成的横向沟道，使沟道浓度更加均匀，通过版图设计出较长的横向沟道，其夹断电压也会更加稳定。
-
公开(公告)号：CN111048587A
公开(公告)日：2020-04-21
申请号：CN201811195273.0
申请日：2018-10-15
Applicant: 无锡华润上华科技有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明涉及一种沟槽栅耗尽型VDMOS器件及其制造方法，所述器件包括：漏极区；沟槽栅，包括沟槽内表面的栅绝缘层，和填充于沟槽内且被栅绝缘层包围的栅电极；沟道区，位于栅绝缘层周围；阱区，位于沟槽栅两侧；源极区，位于阱区内；漂移区，位于阱区和漏极区之间；第二导电类型掺杂区，位于沟道区和漏极区之间；第一导电类型掺杂区，位于第二导电类型掺杂区两侧，且位于漂移区和漏极区之间。本发明在沟槽底部形成第二导电类型掺杂区和第一导电类型掺杂区的PN结构。在耗尽管开态，电流通过导电沟道进入PN结构后，在此区域电子和空穴形成电荷平衡，相比漂移区电阻更低，因此器件单个元胞开态的导通电阻大大降低。
-
公开(公告)号：CN110875303A
公开(公告)日：2020-03-10
申请号：CN201811014100.4
申请日：2018-08-31
Applicant: 无锡华润上华科技有限公司
IPC: H01L27/02
Abstract: 本发明涉及一种瞬态电压抑制器件及其制造方法，所述瞬态电压抑制器件包括：衬底；第一导电类型阱区，设于衬底中，包括第一阱、第二阱；第三阱，设于衬底上，第三阱的底部延伸至衬底；第四阱，设于第一阱中；第一掺杂区，设于第二阱中；第二掺杂区，设于第三阱中；第三掺杂区，设于第四阱中；第四掺杂区，设于第四阱中；第五掺杂区，从第四阱中延伸至第四阱外，且位于第四阱外的部分位于第一阱中；第六掺杂区，设于第一阱中；第七掺杂区，设于第五掺杂区下方、第一阱中。本发明可直接通过芯片正面的金属连线层将泄放电流引出，避免由于在衬底背面增加金属引出线，导致寄生的电阻和电感影响芯片性能。
-
公开(公告)号：CN109980009A
公开(公告)日：2019-07-05
申请号：CN201711460715.5
申请日：2017-12-28
Applicant: 无锡华润上华科技有限公司
IPC: H01L29/78 , H01L29/739 , H01L29/06 , H01L27/088 , H01L27/082 , H01L21/8236 , H01L21/8222
Abstract: 本发明提供一种半导体器件的制造方法和集成半导体器件，在集成有增强型器件和耗尽型器件的半导体器件的制造过程中形成位于外延层上的介质岛和位于外延层中的沟槽。在耗尽型器件形成沟道的过程中，由于介质岛的存在阻挡了沟道离子的注入，介质岛下方的离子浓度低，使得器件在开态下的击穿可靠性大大提高；同时，由于介质岛的存在，使得栅介电层的厚度增加，降低了栅极电容，减小器件的开关损耗。在外延层中设置沟槽作为增强型器件和耗尽型器件的隔离结构，一方面提升了增强型器件与耗尽型器件之间的隔离特性，另一方面减少了隔离结构占据的芯片面积。
-
公开(公告)号：CN107785365A
公开(公告)日：2018-03-09
申请号：CN201610793753.1
申请日：2016-08-31
Applicant: 无锡华润上华科技有限公司
CPC classification number: H01L27/02 , H01L27/06 , H01L29/06 , H01L27/0207 , H01L27/0617 , H01L29/0603 , H01L29/0684
Abstract: 本发明涉及一种集成有结型场效应晶体管的器件及其制造方法，所述器件的JFET区包括：JFET源极，为第一导电类型；JFET源极的金属电极，形成于所述JFET源极上与所述JFET源极接触；复合阱区结构，为第二导电类型且设于第一导电类型区内，包括第一阱和位于第一阱内的第二阱，第二阱的离子浓度大于第一阱的离子浓度，复合阱区结构在JFET源极的两侧各形成有一个，且JFET源极横向延伸进入第一阱和第二阱内；JFET金属栅极，设于JFET源极两侧的复合阱区结构上。本发明利用第一阱和第二阱组成的复合阱区形成复合沟道，增强了沟道耗尽能力，加强了夹断电压稳定性。同时可以通过调节复合沟道的距离，精确调节夹断电压大小，满足不同的电路应用场合。
-
-
-
-
-
-
-
-
-
Search Results
29
records
(took 0.027 seconds)
