公开(公告)号：CN117434882A

公开(公告)日：2024-01-23

申请号：CN202311426224.4

申请日：2023-10-31

Applicant: 无锡信捷电气股份有限公司

Inventor： 刘晓坎 ,  周杰 ,  韩志豪 ,  陆琛超 ,  邹骏宇

IPC: G05B19/05

Abstract: 本发明涉及PLC控制技术领域，具体是一种用于PLC与模块间的通信系统，包括PLC和扩展模块，PLC包括相互连接的MPU模块和主FPGA模块；扩展模块包括相互连接的MCU模块和从FPGA模块；PLC与扩展模块之间通过接插件模块连接；接插件模块包括可相互插接的接插件公头和接插件母头；主FPGA模块上连接有接插件母头从FPGA模块上连接有接插件公头。本系统及方法使得PLC与扩展模块通信的下行数据链路和上行数据链路各有两条，当下行或者上行的其中一条数据链路发生错误时，可以切换到另一条数据链工作，形成多线接入的物理接线冗余，提高了数据传输的可靠性。

公开(公告)号：CN118394693A

公开(公告)日：2024-07-26

申请号：CN202410478214.3

申请日：2024-04-19

Applicant: 无锡信捷电气股份有限公司

Inventor： 韩志豪 ,  俞博文 ,  邹骏宇

IPC: G06F13/40 ,  G05B19/05 ,  G06F13/42 ,  G06F13/24

Abstract: 本发明涉及PLC通信技术领域，具体是一种基于LVDS的PLC通信方法，包括主机模块和至少一个从机模块，所述主机模块包括主机MPU模块和主机FPGA模块，所述主机MPU模块和所述主机FPGA模块之间通过高速并口连接；所述从机模块包括从机MCU模块和从机FPGA模块，所述从机MCU模块和所述从机FPGA模块之间通过高速串口连接；所述主机FPGA模块与所述从机FPGA模块之间，以及相邻各所述从机FPGA模块之间分别通过LVDS总线连接，用于数据的发送与接受。通过建立两条互不干扰的信道，提高数据传输的效率；通过本方案提供的系统结构，各从机能实现同步输出，进而有效解决了时间差的问题。