公开(公告)号：CN112005214B

公开(公告)日：2024-02-20

申请号：CN201980026843.X

申请日：2019-04-06

Applicant: 微软技术许可有限责任公司

Inventor： J·弗沃斯 ,  K·奥恰洛夫 ,  E·S·钟 ,  T·M·马森吉尔 ,  刘明罡 ,  G·L·韦兹

IPC: G06F9/30

Abstract: 提供了神经网络处理器和相关方法，神经网络处理器包括向量寄存器文件(VRF)，向量寄存器文件(VRF)具有多端口存储器。处理器可以包括瓦片，以对数据元素的N乘N矩阵和数据元素的N乘1向量进行处理。VRF可以响应于写入指令，将N个数据元素存储在多端口存储器中，并且在P个时钟周期中的每个时钟周期期间，向多端口存储器的P个输入接口电路中的每个输入接口电路提供N个数据元素，输入接口电路包括输入通道，输入通道被配置为并行承载L个数据元素。在P个时钟周期中的每个时钟周期期间，多端口存储器可以被配置为经由P个输入接口电路中所选择的至少一个输入接口电路来接收N个数据元素。VRF可以包括输出接口电路，输出接口电路用于响应于读取指令而提供N个数据元素。

公开(公告)号：CN112005214A

公开(公告)日：2020-11-27

申请号：CN201980026843.X

申请日：2019-04-06

Applicant: 微软技术许可有限责任公司

Inventor： J·弗沃斯 ,  K·奥恰洛夫 ,  E·S·钟 ,  T·M·马森吉尔 ,  刘明罡 ,  G·L·韦兹

IPC: G06F9/30

Abstract: 提供了神经网络处理器和相关方法，神经网络处理器包括向量寄存器文件(VRF)，向量寄存器文件(VRF)具有多端口存储器。处理器可以包括瓦片，以对数据元素的N乘N矩阵和数据元素的N乘1向量进行处理。VRF可以响应于写入指令，将N个数据元素存储在多端口存储器中，并且在P个时钟周期中的每个时钟周期期间，向多端口存储器的P个输入接口电路中的每个输入接口电路提供N个数据元素，输入接口电路包括输入通道，输入通道被配置为并行承载L个数据元素。在P个时钟周期中的每个时钟周期期间，多端口存储器可以被配置为经由P个输入接口电路中所选择的至少一个输入接口电路来接收N个数据元素。VRF可以包括输出接口电路，输出接口电路用于响应于读取指令而提供N个数据元素。