公开(公告)号：CN85103516B

公开(公告)日：1987-04-15

申请号：CN85103516

申请日：1985-05-02

Applicant: 得克萨斯仪器公司

Inventor： 麦克尔罗伊

IPC: G11C8/02

Abstract: 一半导体动态读/写存储装置，含有一单晶体存储单元的行列阵列，其每列单元有一差动读出放大器，该读出放大器所具有的一对平衡位线，它是以拟折叠位线结构构成，并自其输入端延伸。存储单元并非直接连于位线上，而是藕合至位线段上。行地址选择一单元连至线段上，并选择两线段的一条来与两位线的一条相联。单元的字线是成组地连于两位线上的，而不是一对一的交错。每段线有一组字线，而各组是互相交错的。若与一对一交错方案比较，组合的段线及位线电容对存储电容具有更佳的比率。

公开(公告)号：CN85103516A

公开(公告)日：1986-11-05

申请号：CN85103516

申请日：1985-05-02

Applicant: 得克萨斯仪器公司

Inventor： 麦克尔罗伊

IPC: G11C8/02

Abstract: 一半导体动态读/写存储装置，含有一单晶体存储单元的行列阵列，其每列单元有一差动读出放大器，该读出放大器所具有的一对平衡位线，它是以拟折叠位线结构构成，并自其输入端延伸。存储单元并非直接连于位线上，而是藕合至位线段上。行地址选择一单元连至线段上，并选择两线段的一条来与两位线的一条相联。单元的字线是成组地连于两位线上的，而不是一对一的交错。每段线有一组字线，而各组是互相交错的。若与一对一交错方案比较，组合的段线及位线电容对存储电容具有更佳的比率。