公开(公告)号：CN101136240B

公开(公告)日：2011-04-06

申请号：CN200710148580.9

申请日：2007-08-29

Applicant: 尔必达存储器股份有限公司

Inventor： 藤泽宏树 ,  泷下隆治

IPC: G11C7/22 ,  H03L7/18 ,  G11C7/10

CPC classification number: H03L7/0812

Abstract: DLL电路包括：第一延时调节电路，调节第一分频信号CK1延时量；第二延时调节电路，调节第二分频信号CK2延时量；频率合成电路，对这些延时调节电路的输出进行合频，产生内部时钟信号，并向时钟树单元中的实际路径提供第二时钟信号；时钟驱动器，接收第一延时调节电路的输出，并将该输出提供给复制路径；以及第二时钟驱动器，接收第二延时调节电路的输出。这些时钟驱动器具有实质相同的电路结构。因此，即使在电源电压波动时，对于各分频信号的影响几乎相等。因而，可以防止DLL电路因电源电压波动所致的功能退化。

公开(公告)号：CN101136240A

公开(公告)日：2008-03-05

申请号：CN200710148580.9

申请日：2007-08-29

Applicant: 尔必达存储器股份有限公司

Inventor： 藤泽宏树 ,  泷下隆治

IPC: G11C7/22 ,  H03L7/18 ,  G11C7/10

CPC classification number: H03L7/0812

Abstract: DLL电路包括：第一延时调节电路，调节第一分频信号CK1延时量；第二延时调节电路，调节第二分频信号CK2延时量；频率合成电路，对这些延时调节电路的输出进行合频，产生内部时钟信号，并向时钟树单元中的实际路径提供第二时钟信号；时钟驱动器，接收第一延时调节电路的输出，并将该输出提供给复制路径；以及第二时钟驱动器，接收第二延时调节电路的输出。这些时钟驱动器具有实质相同的电路结构。因此，即使在电源电压波动时，对于各分频信号的影响几乎相等。因而，可以防止DLL电路因电源电压波动所致的功能退化。