公开(公告)号：CN100541787C

公开(公告)日：2009-09-16

申请号：CN200610164162.4

申请日：2006-12-06

Applicant: 尔必达存储器股份有限公司

Inventor： 山田淳二 ,  池田博明 ,  柴田佳世子 ,  井上吉彦 ,  三轮仁 ,  井岛达也

IPC: H01L25/00 ,  H01L25/065

CPC classification number: H01L25/0657 ,  G11C5/02 ,  G11C5/04 ,  G11C2029/4402 ,  H01L2224/16145 ,  H01L2225/06513 ,  H01L2924/01021 ,  H01L2924/15311

Abstract: 本发明的层叠型半导体装置，层叠多个半导体芯片，将相互不同的多个芯片识别编号分别分配给多个半导体芯片，可选择地构成所希望的半导体芯片，所述层叠型半导体装置包括：运算电路，按照所述多个半导体芯片的层叠顺序而被级联连接，进行规定的运算，输出所述相互不同的多个芯片识别编号；和比较电路，将对所述多个半导体芯片共通连接的芯片选择地址与所述多个芯片的识别编号的每一个进行比较，检测是否一致。

公开(公告)号：CN1979848A

公开(公告)日：2007-06-13

申请号：CN200610164162.4

申请日：2006-12-06

Applicant: 尔必达存储器股份有限公司

Inventor： 山田淳二 ,  池田博明 ,  柴田佳世子 ,  井上吉彦 ,  三轮仁 ,  井岛达也

IPC: H01L25/00 ,  H01L25/065

CPC classification number: H01L25/0657 ,  G11C5/02 ,  G11C5/04 ,  G11C2029/4402 ,  H01L2224/16145 ,  H01L2225/06513 ,  H01L2924/01021 ,  H01L2924/15311

Abstract: 本发明的层叠型半导体装置，层叠多个半导体芯片，将相互不同的多个芯片识别编号分别分配给多个半导体芯片，可选择地构成所希望的半导体芯片，所述层叠型半导体装置包括：运算电路，按照所述多个半导体芯片的层叠顺序而被级联连接，进行规定的运算，输出所述相互不同的多个芯片识别编号；和比较电路，将对所述多个半导体芯片共通连接的芯片选择地址与所述多个芯片的识别编号的每一个进行比较，检测是否一致。