公开(公告)号：CN101226764A

公开(公告)日：2008-07-23

申请号：CN200710148556.5

申请日：2007-08-29

Applicant: 尔必达存储器株式会社

Inventor： 细江由树 ,  黑木浩二

IPC: G11C7/10

CPC classification number: H03K19/00384

Abstract: 本发明涉及校准电路、半导体器件及调整半导体器件输出特性的方法。所述校准电路包括：驱动校准端ZQ的复制缓冲器；产生基准电压VMID的基准电压发生电路；将校准端ZQ中出现的电压与第一基准电压VMID比较的比较电路；基于通过所述比较电路进行的比较结果改变所述复制缓冲器的输出阻抗的阻抗调整电路；以及调整基准电压VMID的基准电压调整电路。利用该布置，通过考虑校准端ZQ和外部端子之间存在的电阻分量，可以偏移基准电压VMID，且因此可以进行更精确的校准操作。

公开(公告)号：CN101226764B

公开(公告)日：2012-08-29

申请号：CN200710148556.5

申请日：2007-08-29

Applicant: 尔必达存储器株式会社

Inventor： 细江由树 ,  黑木浩二

IPC: G11C7/10

CPC classification number: H03K19/00384

Abstract: 本发明涉及校准电路、半导体器件及调整半导体器件输出特性的方法。所述校准电路包括：驱动校准端ZQ的复制缓冲器；产生基准电压VMID的基准电压发生电路；将校准端ZQ中出现的电压与第一基准电压VMID比较的比较电路；基于通过所述比较电路进行的比较结果改变所述复制缓冲器的输出阻抗的阻抗调整电路；以及调整基准电压VMID的基准电压调整电路。利用该布置，通过考虑校准端ZQ和外部端子之间存在的电阻分量，可以偏移基准电压VMID，且因此可以进行更精确的校准操作。