公开(公告)号：CN1591681A

公开(公告)日：2005-03-09

申请号：CN200410068737.3

申请日：2004-09-06

Applicant: 尔必达存储器株式会社

Inventor： 持田宜晃

IPC: G11C11/407

CPC classification number: G11C7/1096 ,  G11C7/1078 ,  G11C11/4074 ,  G11C11/4097 ,  G11C2207/2227

Abstract: 当命令输入到半导体存储器时，相应于该命令将次级阈值电流减小至预定值。在完成减小次级阈值电流后，半导体存储器相应于该命令开始操作。

公开(公告)号：CN100433186C

公开(公告)日：2008-11-12

申请号：CN200410068737.3

申请日：2004-09-06

Applicant: 尔必达存储器株式会社

Inventor： 持田宜晃

IPC: G11C11/407

CPC classification number: G11C7/1096 ,  G11C7/1078 ,  G11C11/4074 ,  G11C11/4097 ,  G11C2207/2227

Abstract: 本发明涉及减小功率损耗的半导体存储器，具体涉及减小功率损耗的其中安装有分层I/O系统的半导体存储器。该半导体存储器包括：用于所述分层I/O系统的次级放大器；和用于减小待输入至所述次级放大器的次级阈值电流的次级阈值电流减小电路，用于设置读等待时间、写等待时间和附加等待时间中的至少一种等待时间的装置；以及用于在产生相应于所述等待时间的时钟信号后执行输入至所述半导体存储器的所述命令的装置，其中，响应于用于起动所述半导体存储器的存储单元阵列的命令，所述次级阈值电流减小电路减小所述次级阈值电流；所述次级阈值电流减小电路响应于所述命令的输入减小所述次级阈值电流；以及在完成减小次级阈值电流之后执行所述命令。