-
Patent Agency Ranking
公开(公告)号：CN101401078B
公开(公告)日：2012-07-04
申请号：CN200680053925.6
申请日：2006-03-31
Applicant: 富士通株式会社
IPC: G06F12/06 , G11C11/401
CPC classification number: G11C7/1078 , G11C5/04 , G11C7/109 , G11C11/408 , G11C11/4096
Abstract: 本发明提供存储装置、其控制方法、存储卡、电路基板以及电子设备。本发明的存储装置具备一个或多个存储芯片，在所述存储芯片(210～21N)内具备用于存储与所述存储芯片有关的控制信息的存储部(控制寄存器220、SPD存储部222)，针对该存储部可进行所述控制信息的写入或读出，可以任意设定对各存储芯片的控制信息，在具备多个存储芯片的情况下，可以独立使用各存储芯片。
-
公开(公告)号：CN101401077A
公开(公告)日：2009-04-01
申请号：CN200680053831.9
申请日：2006-03-31
Applicant: 富士通株式会社
IPC: G06F12/06 , G11C11/401
Abstract: 本发明提供存储装置及其控制方法和其控制程序、存储卡、电路基板及电子设备。其中，存储装置具有一个或多个存储器芯片(201～20N)。该存储装置(存储器模块100)具有针对一个或多个存储器芯片的每一个存储规格信息、功能信息等的控制信息的存储部(220)，并可以改写该存储部中的控制信息。根据在对各个存储器芯片独立设置的存储部中存储的控制信息，可以独立使用存储器芯片，可以提高存储器的互换性和灵活性。
-
公开(公告)号：CN101441497B
公开(公告)日：2012-01-25
申请号：CN200810213756.9
申请日：2008-09-04
Applicant: 富士通株式会社
Inventor： 铃木贵善
CPC classification number: G06F1/3203 , G06F1/3275 , Y02D10/14
Abstract: 具有存储器时钟设定功能的信息处理装置和存储器时钟设定方法。存储器时钟设定功能获取存储器总线带宽，并获取CPU总线和I/O总线的总带宽。当所述存储器总线带宽大于所述CPU总线和所述I/O总线的总带宽时，选择小于或等于存储器的当前工作时钟的时钟速率，使得所述存储器总线带宽可以不小于CPU总线和I/O总线的总带宽，并对存储器控制器设定所选的时钟速率作为所述存储器的工作时钟。
-
公开(公告)号：CN101441497A
公开(公告)日：2009-05-27
申请号：CN200810213756.9
申请日：2008-09-04
Applicant: 富士通株式会社
Inventor： 铃木贵善
CPC classification number: G06F1/3203 , G06F1/3275 , Y02D10/14
Abstract: 具有存储器时钟设定功能的信息处理装置和存储器时钟设定方法。存储器时钟设定功能获取存储器总线带宽，并获取CPU总线和I/O总线的总带宽。当所述存储器总线带宽大于所述CPU总线和所述I/O总线的总带宽时，选择小于或等于存储器的当前工作时钟的时钟速率，使得所述存储器总线带宽可以不小于CPU总线和I/O总线的总带宽，并对存储器控制器设定所选的时钟速率作为所述存储器的工作时钟。
-
公开(公告)号：CN101401078A
公开(公告)日：2009-04-01
申请号：CN200680053925.6
申请日：2006-03-31
Applicant: 富士通株式会社
IPC: G06F12/06 , G11C11/401
CPC classification number: G11C7/1078 , G11C5/04 , G11C7/109 , G11C11/408 , G11C11/4096
Abstract: 本发明提供存储装置、其控制方法及控制程序、存储卡、电路基板以及电子设备。本发明的存储装置具备一个或多个存储芯片，在所述存储芯片(210～21N)内具备用于存储与所述存储芯片有关的控制信息的存储部(控制寄存器220、SPD存储部222)，针对该存储部可进行所述控制信息的写入或读出，可以任意设定对各存储芯片的控制信息，在具备多个存储芯片的情况下，可以独立使用各存储芯片。
-
-
-
-
Search Results
5
records
(took 0.016 seconds)
