-
公开(公告)号：CN100472496C
公开(公告)日：2009-03-25
申请号：CN200510091984.X
申请日：2005-08-15
Applicant: 富士通株式会社
IPC: G06F13/38
Abstract: 本发明提供一种数据传输装置，其包括输入/输出接收缓冲器(15)、输入/输出发送缓冲器(14)、写数据缓冲器(13)、读数据缓冲器(12)、控制信息表(11a)、写数据存储处理部件(17)、写数据发送部件(34)、读数据缓冲器存储处理部件(33)、输入/输出发送缓冲器存储处理部件(18)以及控制部件(16)，其中该控制部件(16)根据控制信息表(11)执行用于控制由写数据发送部件(34)和读数据缓冲器存储处理部件(33)对存储器进行的存取的存取控制；从而，获得了对于存储器总线和输入/输出总线的协议都最优化的配置，并能够实现无序执行。
-
公开(公告)号：CN1834947A
公开(公告)日：2006-09-20
申请号：CN200510091984.X
申请日：2005-08-15
Applicant: 富士通株式会社
IPC: G06F13/38
Abstract: 本发明提供一种数据传输装置，其包括输入/输出接收缓冲器(15)、输入/输出发送缓冲器(14)、写数据缓冲器(13)、读数据缓冲器(12)、控制信息表(11a)、写数据存储处理部件(17)、写数据发送部件(34)、读数据缓冲器存储处理部件(33)、输入/输出发送缓冲器存储处理部件(18)以及控制部件(16)，其中该控制部件(16)根据控制信息表(11)执行用于控制由写数据发送部件(34)和读数据缓冲器存储处理部件(33)对存储器进行的存取的存取控制；从而，获得了对于存储器总线和输入/输出总线的协议都最优化的配置，并能够实现无序执行。
-
Patent Agency Ranking
公开(公告)号：CN104065411B
公开(公告)日：2017-03-01
申请号：CN201410085542.3
申请日：2014-03-10
Applicant: 富士通株式会社
Inventor： 对木润
IPC: H04B10/032 , H04B10/40
CPC classification number: H04B10/032 , H04J14/0227
Abstract: 公开了一种收发器系统、传送装置、接收装置及收发器系统控制方法。传送装置的传送电路经由在通信线路中所包括的多个信号路径将信号传送到接收装置的接收电路。第一接口电路连接到传送电路和一个或更多个信号路径。第二接口电路连接到传送电路和除了一个或更多个信号路径之外的剩余信号路径。第三接口电路连接到接收电路和一个或更多个信号路径。第四接口电路连接到接收电路和剩余信号路径。当一个或更多个信号路径进入断开连接状态时，用于经由多个信号路径传送和接收信号的操作被改变成用于经由剩余信号路径传送和接收信号的操作。
-
公开(公告)号：CN1728084A
公开(公告)日：2006-02-01
申请号：CN200410091244.1
申请日：2004-11-17
Applicant: 富士通株式会社
Inventor： 对木润
IPC: G06F5/06
CPC classification number: G06F5/10 , G06F2205/108
Abstract: 本发明涉及一种存储设备，其接收任意数据长度的数据的输入，存储该数据，并将所存储的数据按输入顺序输出。提供了一种能够从数据区中快速卸载任意数据长度的数据的存储设备。该存储设备配备有起始位置指针，每次由于数据输入而使写指针所记录的写入位置被改变时，该起始位置指针都在该改变之前另外存储该写入位置。当释放区域时，根据所保存的写入位置以及要卸载的数据项的数目确定新的读取位置。
-
公开(公告)号：CN104065411A
公开(公告)日：2014-09-24
申请号：CN201410085542.3
申请日：2014-03-10
Applicant: 富士通株式会社
Inventor： 对木润
IPC: H04B10/032 , H04B10/40
CPC classification number: H04B10/032 , H04J14/0227
Abstract: 公开了一种收发器系统、传送装置、接收装置及收发器系统控制方法。传送装置的传送电路经由在通信线路中所包括的多个信号路径将信号传送到接收装置的接收电路。第一接口电路连接到传送电路和一个或更多个信号路径。第二接口电路连接到传送电路和除了一个或更多个信号路径之外的剩余信号路径。第三接口电路连接到接收电路和一个或更多个信号路径。第四接口电路连接到接收电路和剩余信号路径。当一个或更多个信号路径进入断开连接状态时，用于经由多个信号路径传送和接收信号的操作被改变成用于经由剩余信号路径传送和接收信号的操作。
-
公开(公告)号：CN1841334B
公开(公告)日：2010-08-18
申请号：CN200510082285.9
申请日：2005-07-06
Applicant: 富士通株式会社
CPC classification number: G06F11/1016
Abstract: 一种用于在存储控制电路中进行地址错误检验的方法，存储控制电路将数据存储在由地址指定的存储区域中，其中，该方法用偶数比特对分配给地址的第一编码进行编码；用奇数比特对分配给写入存储单元数据的第二编码进行编码；基于第一和第二编码产生检验码，并将检验码存储在相应于被写到存储单元的数据的存储单元中；以及基于从存储单元读取的数据、相应于数据读取的检验码及读取地址进行错误检查，从而检测多比特地址错误。
-
公开(公告)号：CN1841334A
公开(公告)日：2006-10-04
申请号：CN200510082285.9
申请日：2005-07-06
Applicant: 富士通株式会社
CPC classification number: G06F11/1016
Abstract: 一种用于在存储控制电路中进行地址错误检验的方法，存储控制电路将数据存储在由地址指定的存储区域中，其中，该方法用偶数比特对分配给地址的第一编码进行编码；用奇数比特对分配给写入存储单元数据的第二编码进行编码；基于第一和第二编码产生检验码，并将检验码存储在相应于被写到存储单元的数据的存储单元中；以及基于从存储单元读取的数据、相应于数据读取的检验码及读取地址进行错误检查，从而检测多比特地址错误。
-
-
-
-
-
-
Search Results
7
records
(took 0.022 seconds)
