公开(公告)号：CN101356632A

公开(公告)日：2009-01-28

申请号：CN200680050956.6

申请日：2006-01-13

Applicant: 富士通株式会社

Inventor： 宫下俊彦

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L29/6656 ,  H01L21/26506 ,  H01L29/1087 ,  H01L29/6653 ,  H01L29/7833

Abstract: 本发明提供一种具有如下特征的半导体器件的制造方法，即，实现防止MOS晶体管的袋状杂质区域内所包含的杂质的再扩散以及杂质活化的提高，同时抑制MOS晶体管的特性降低。本发明的半导体器件的制造方法因为具有如下特征所以能够解决上述问题，即，包括：第一杂质导入工序，向MOS晶体管的源极及漏极区域导入杂质，所述MOS晶体管的源极及漏极区域具有与MOS晶体管的沟道区域相邻的源极及漏极扩张区域；第二杂质导入工序，向袋状杂质区域导入杂质，所述袋状杂质区域从晶体半导体衬底内的源极及漏极扩张区域的底部向深度方向形成；表面层形成工序，以与源极及漏极扩张区域和袋状杂质区域重叠的方式，在半导体衬底的表面形成非晶态表面层；再结晶工序，利用固相外延法对非晶态表面层进行再结晶处理。

公开(公告)号：CN101167179A

公开(公告)日：2008-04-23

申请号：CN200580049510.7

申请日：2005-02-18

Applicant: 富士通株式会社

Inventor： 吉田英司 ,  田中徹 ,  宫下俊彦

IPC: H01L21/8242 ,  H01L27/108

CPC classification number: H01L21/845 ,  H01L27/108 ,  H01L27/10802 ,  H01L27/10826 ,  H01L27/10879 ,  H01L27/1211 ,  H01L29/66795 ,  H01L29/6681 ,  H01L29/7841 ,  H01L29/785

Abstract: 本发明的目的在于，提供一种虽具有高密度，但不会发生多重选择的、铺满了1T－DRAM的存储单元及该存储单元的制造方法，以及利用该存储单元阵列的半导体电路装置。提供一种存储单元阵列，其具有：绝缘支撑基板上独立了的半导体区域；形成在半导体区域上的存储单元；使存储单元处于绝缘状态的绝缘区域。而且，该存储单元具有；源极区域；漏极区域；正面栅极区域，其中间隔着栅极区域，以隔开上述源极区域和上述漏极区域的方式配置在半导体区域的侧面上；背面栅极区域，其中间隔着栅极区域，以隔开上述源极区域和上述漏极区域的方式配置在与半导体区域的上述侧面相对向的侧面上。而且，存储单元的特征在于，与在行方向上相邻的存储单元共用上述背面栅极区域。

公开(公告)号：CN1841680A

公开(公告)日：2006-10-04

申请号：CN200510099496.3

申请日：2005-09-06

Applicant: 富士通株式会社

Inventor： 宫下俊彦 ,  铃木邦广

IPC: H01L21/336 ,  H01L21/8238 ,  H01L29/78 ,  H01L27/092

CPC classification number: H01L21/26506 ,  H01L21/2652 ,  H01L21/28238 ,  H01L21/28518 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/105 ,  H01L29/6659

Abstract: 本发明提供一种半导体器件及其制造方法，其中能够容易且可靠地实现沟道区域中的理想阶梯式分布，由此能同时抑制短沟道效应及防止迁移率下降。从半导体膜起将硅衬底非晶化到预定深度，并且在这种状态下引入将成为源极/漏极的杂质。然后激活杂质，并且通过低温固相外延再生长将非晶化的部分再结晶。由于低温固相外延再生长所需的处理温度在450℃－650℃范围内，因而能够抑制杂质热扩散到半导体膜，从而保持初始陡峭的阶梯式分布。