-
公开(公告)号：CN101226492A
公开(公告)日：2008-07-23
申请号：CN200810003052.9
申请日：2008-01-18
Applicant: 富士通株式会社
Inventor： 伊东利雄
IPC: G06F11/10
CPC classification number: H03M13/09 , G06F11/1076 , G06F2211/1057
Abstract: 本发明涉及RAID系统和伽罗瓦域乘积计算方法。描述了一种用于对数据执行伽罗瓦域乘积计算的装置。获取包括多个符号的第一符号数据，每一个所述符号都是要在伽罗瓦域中执行使用因子α的乘积运算的位序列，其中，α是所述伽罗瓦域的本原元素。通过在所述第一符号数据上执行朝向高阶位位置的移位运算生成根据所述第一符号数据的第一掩码数据、通过计算所述第一掩码数据与第一符号修正值的逻辑AND来生成第一修正数据、通过计算所述第二符号数据与所述第一修正数据的XOR来生成因子α计算结果，从而执行针对所述第一符号数据的因子α计算。
-
公开(公告)号：CN101174839A
公开(公告)日：2008-05-07
申请号：CN200710184930.7
申请日：2007-10-30
Applicant: 富士通株式会社
Inventor： 伊东利雄
Abstract: 本发明涉及编码装置、解码装置、编码/解码装置及记录/再现装置。编码/解码器装置通过ECC码和奇偶校验码的拼接码来纠正错误，以防止电路规模的增大和提高纠错性能。该装置具有编码器，用于通过在每m(m≥2)位处将数据串交错为多个块，添加纠错码的奇偶校验并对每预定数量的位添加奇偶校验位，来生成拼接型编码数据，以防止电路规模的增大，即使该数据串被交错为多个块并且生成纠错码的奇偶校验也是如此。此外，还提供了ECC解码电路，用于使用软输出解码器的似然和奇偶校验检查结果来纠正ECC解码数据串，因此也可以防止纠正性能的降低。
-
公开(公告)号：CN100382143C
公开(公告)日：2008-04-16
申请号：CN200610073336.6
申请日：2006-03-31
Applicant: 富士通株式会社
IPC: G11B5/09
CPC classification number: G11B20/10009 , G11B20/10194 , G11B20/1426 , G11B2020/1457
Abstract: 编码器和解码器。编码位串生成单元生成通过对输入位串进行加扰而进行了编码的位串。直流分量评估单元在逐位地移动多个位的同时，在由编码位串生成单元生成的位串中选择具有预定宽度的位串，并对所选择的位串中的直流分量进行评估。位串提取单元根据直流分量评估单元的评估结果，提取抑制了直流分量的位串。
-
公开(公告)号：CN101047388A
公开(公告)日：2007-10-03
申请号：CN200610153814.4
申请日：2006-09-12
Applicant: 富士通株式会社
CPC classification number: G11B20/1833 , H03M13/1515 , H03M13/152 , H03M13/1525 , H03M13/1545
Abstract: 本发明涉及一种纠错装置。根据各包含至少2t+1个符号作为奇偶校验串的多个数据串中的第一数据串计算得到一组纠正因子；根据所述一组纠正因子得到错误位置多项式的系数；通过使用错误位置多项式的系数判断纠正是否成功，如果判断纠正失败，则对第二数据串执行同样的计算。反之，如果判断纠正成功，则利用前述组的纠正因子和错误位置多项式的系数对所述第一数据串进行纠错。
-
公开(公告)号：CN1841939A
公开(公告)日：2006-10-04
申请号：CN200510085097.1
申请日：2005-07-20
Applicant: 富士通株式会社
CPC classification number: H03M5/145
Abstract: 使用游程有限码的编码器和解码器。当从存储在第一输入寄存器(1111)和第二输入寄存器(1112)中的数据中检测到违背游程有限(RLL)码的G约束条件的零游程时，经由零游程消除用总线(1130)将零游程之前和之后的数据位传送到临时寄存器(1150)，以将它们彼此组合起来。这样，通过有效地利用总线传输的机制，电路能够得到简化，从而实现了小电路。
-
Patent Agency Ranking
公开(公告)号：CN101174838B
公开(公告)日：2011-04-06
申请号：CN200710166650.3
申请日：2007-11-01
Applicant: 富士通株式会社
Inventor： 伊东利雄
CPC classification number: G11B20/1803 , G11B20/10009 , G11B2020/1836 , G11B2220/90 , H03M13/15 , H03M13/153 , H03M13/1535 , H03M13/1545 , H03M13/1575 , H03M13/45 , H03M13/451 , H03M13/453 , H03M13/455 , H03M13/6343
Abstract: 本发明提供了最大似然检测器、错误校正电路和介质存储装置。该最大似然检测器产生解码目标数据串并且提供对于错误校正电路有效的错误候选项。该最大似然检测器具有：检测器，用于产生解码目标数据串；以及错误候选项提取器，其基于来自该检测器的似然度信息，提取各个位中似然度表现出高错误可能性的位位置，作为所述解码目标数据串的错误候选项。由于仅提取错误可能性高的位位置作为错误候选项，所以校正电路可以按较低似然度的顺序提取错误候选项，并且可以减少按似然度顺序进行排序的次数。
-
公开(公告)号：CN101236517A
公开(公告)日：2008-08-06
申请号：CN200810008958.X
申请日：2008-01-31
Applicant: 富士通株式会社
Inventor： 伊东利雄
CPC classification number: H03M13/134 , G06F11/1076 , G06F2211/1057 , G06F2211/1059 , H03M13/6505
Abstract: 本发明涉及RAID系统和使用伽罗瓦域的数据恢复装置。在此公开了一种恢复数据的装置，该装置在通过分割数据而产生的N个部分数据块出现单重损坏或双重损坏的情况下对所述数据进行恢复，其中N是大于1的自然数。该装置基于包括第一和第二检索主键数据以及第一与第二检索主键数据乘积的伽罗瓦域乘积计算表来恢复所述数据。第一检索主键数据包括可能的符号值。第二检索主键数据包括加权值集和逆加权值集。所述加权值集包括一对一分配给所述N个部分数据块且彼此不同的加权值，而且在所述伽罗瓦域中的加法下是封闭的。所述逆加权值集包括所述加权值集中包括的加权值的乘法逆元。
-
公开(公告)号：CN1841504A
公开(公告)日：2006-10-04
申请号：CN200610073336.6
申请日：2006-03-31
Applicant: 富士通株式会社
IPC: G11B5/09
CPC classification number: G11B20/10009 , G11B20/10194 , G11B20/1426 , G11B2020/1457
Abstract: 编码器和解码器。编码位串生成单元生成通过对输入位串进行加扰而进行了编码的位串。直流分量评估单元在逐位地移动多个位的同时，在由编码位串生成单元生成的位串中选择具有预定宽度的位串，并对所选择的位串中的直流分量进行评估。位串提取单元根据直流分量评估单元的评估结果，提取抑制了直流分量的位串。
-
公开(公告)号：CN1684182A
公开(公告)日：2005-10-19
申请号：CN200410098210.5
申请日：2004-11-30
Applicant: 富士通株式会社
CPC classification number: H03M5/145 , G11B20/1426
Abstract: 一种记录再生装置，包括：RLL编码器，其将信息比特串编码为代码比特串；以及RLL解码器，将代码比特串解码为信息比特串。该RLL编码器将信息比特串编码为满足关于连续0串的多个约束条件的高编码率的游程长度受限码的代码比特串。该RLL解码器将该RLL编码器编码的代码比特串解码为信息比特串。
-
公开(公告)号：CN1684182B
公开(公告)日：2010-08-11
申请号：CN200410098210.5
申请日：2004-11-30
Applicant: 富士通株式会社
CPC classification number: H03M5/145 , G11B20/1426
Abstract: 一种记录再生装置，包括：RLL编码器，其将信息比特串编码为代码比特串；以及RLL解码器，将代码比特串解码为信息比特串。该RLL编码器将信息比特串编码为满足关于连续0串的多个约束条件的高编码率的游程长度受限码的代码比特串。该RLL解码器将该RLL编码器编码的代码比特串解码为信息比特串。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.018 seconds)
