公开(公告)号：CN115360229A

公开(公告)日：2022-11-18

申请号：CN202210285677.9

申请日：2022-03-22

Applicant: 富士电机株式会社

Inventor： 藤泽広幸 ,  木下明将

IPC: H01L29/06 ,  H01L29/16 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明提供一种即使在层积缺陷扩大的情况下也能够抑制通电劣化现象的碳化硅半导体装置。碳化硅半导体装置在碳化硅半导体基板上具备供主电流流通的有源区、以及包围有源区的周围的终端区。有源区是一边为 方向且另一边为 方向的矩形， 方向的长度比 方向的长度长。碳化硅半导体基板具有偏离角，偏离角设置在 方向上。

公开(公告)号：CN113410286A

公开(公告)日：2021-09-17

申请号：CN202110118652.5

申请日：2021-01-28

Applicant: 富士电机株式会社

Inventor： 藤泽広幸 ,  木下明将

IPC: H01L29/10 ,  H01L29/423 ,  H01L29/06 ,  H01L29/78 ,  H01L27/06

Abstract: 本发明提供能够使每单位面积的沟道宽度密度提高并且减小导通电阻的半导体装置。半导体装置具备：第一导电型的半导体基板、第一导电型的第一半导体层、第二导电型的第二半导体层(3)、第一导电型的第一半导体区域(7)、第二导电型的第二半导体区域(8)、栅极绝缘膜、栅极电极(10)、层间绝缘膜、第一电极、第二电极、以及沟槽。第一半导体区域(7)和第二半导体区域(8)在沟槽以条纹状延伸的第一方向(y方向)上以相互分离的方式周期性地配置。