半导体装置以及制造方法

    公开(公告)号:CN113544857B

    公开(公告)日:2024-08-13

    申请号:CN202080016339.4

    申请日:2020-09-08

    Abstract: 本发明提供一种半导体装置,其具备:半导体基板,其包含体施主;有源部,其设置于半导体基板;边缘终端构造部,其在半导体基板的上表面,设置在有源部与半导体基板的端边之间,有源部具有包含氢且施主浓度比体施主的浓度高的第一高浓度区,边缘终端构造部具有第二高浓度区,所述第二高浓度区在半导体基板的深度方向上设置在比第一高浓度区更宽的范围,并且包含氢且施主浓度比体施主的浓度高。

    半导体装置以及制造方法

    公开(公告)号:CN113544857A

    公开(公告)日:2021-10-22

    申请号:CN202080016339.4

    申请日:2020-09-08

    Abstract: 本发明提供一种半导体装置,其具备:半导体基板,其包含体施主;有源部,其设置于半导体基板;边缘终端构造部,其在半导体基板的上表面,设置在有源部与半导体基板的端边之间,有源部具有包含氢且施主浓度比体施主的浓度高的第一高浓度区,边缘终端构造部具有第二高浓度区,所述第二高浓度区在半导体基板的深度方向上设置在比第一高浓度区更宽的范围,并且包含氢且施主浓度比体施主的浓度高。

    半导体装置的制造方法
    3.
    发明公开

    公开(公告)号:CN117637473A

    公开(公告)日:2024-03-01

    申请号:CN202310790770.X

    申请日:2023-06-30

    Abstract: 本发明提供半导体装置的制造方法,能够抑制由于对接触沟槽的离子注入而引起的栅极阈值电压的变动和偏差,并且能够实现微细化。从第一导电型的半导体基板的上表面侧起形成第一沟槽,在第一沟槽埋入绝缘栅型电极构造,在半导体基板的上部以与第一沟槽相接的方式形成第二导电型的基区,在基区的上部以与第一沟槽相接的方式形成第一导电型的第一主电极区,去除第一主电极区的一部分来形成第二沟槽,从斜上方向对第二沟槽的侧壁面的整体进行第一导电型的第一杂质的离子注入,对第二沟槽的底面进行第二导电型的第二杂质的离子注入,由此在第二沟槽的底部形成第二导电型的接触区,在半导体基板的下表面侧形成第二导电型的第二主电极区。

    半导体装置的制造方法
    4.
    发明公开

    公开(公告)号:CN115938942A

    公开(公告)日:2023-04-07

    申请号:CN202210712967.7

    申请日:2022-06-22

    Inventor: 百瀬雅之

    Abstract: 本发明提供抑制半导体晶片中的滑移缺陷发展的半导体装置的制造方法,其包括:在半导体晶片形成包含第一杂质的杂质区域的区域形成步骤;在支承着半导体晶片的下表面的状态下对半导体晶片进行退火的退火步骤;通过去除半导体晶片的包含下表面的区域来去除杂质区域的至少一部分的去除步骤。第一杂质可以是氧。在退火步骤之后,杂质区域的第一杂质的浓度的最大值可以为1×1018/cm3以上。

Patent Agency Ranking