公开(公告)号：CN104167374B

公开(公告)日：2018-05-01

申请号：CN201410207194.2

申请日：2014-05-16

Applicant: 富士电机株式会社

Inventor： 森智礼

IPC: H01L21/66

Abstract: 本发明提供一种能够提高IPM的品质，降低IPM不合格品成本的半导体芯片的试验装置以及试验方法。本发明提供的半导体芯片(20)的试验装置(100)通过设置检测具有感测部(33)的半导体芯片(20)的感测电流Is的感测电阻(6)和测定由该感测电阻(6)产生的电压的电压测定器(7)，从而能够测定感测部(32)的动态雪崩电流Iavds的跳变。另外，通过使用该试验装置(100)来判定感测电压Vs是否存在跳变，将存在跳变的半导体芯片(20)作为不合格品的半导体芯片的试验方法，从而能够提高组装了合格品的半导体芯片的IPM的品质，降低不合格品成本。

公开(公告)号：CN115732349A

公开(公告)日：2023-03-03

申请号：CN202210890501.6

申请日：2022-07-27

Applicant: 富士电机株式会社

Inventor： 石井宪一 ,  吉田敦 ,  森智礼 ,  椎木崇

IPC: H01L21/66

Abstract: 本发明提供一种被测试半导体装置的测试方法，其精度良好地对半导体装置进行测试。该测试方法是对被测试半导体装置的测试方法，其包括：导通步骤，向一个以上的被测试半导体装置输入控制信号，将被测试半导体装置控制为导通状态；以及评价步骤，对将导通状态的被测试半导体装置控制为关断状态时的被测试半导体装置进行观测，从而对被测试半导体装置进行评价，在导通步骤中，基于一个被测试半导体装置中的多个区域之间、或者多个被测试半导体装置之间的控制信号的延迟时间的偏差的大小，对将被测试半导体装置设为导通状态的时间的长度进行调整。

公开(公告)号：CN104167374A

公开(公告)日：2014-11-26

申请号：CN201410207194.2

申请日：2014-05-16

Applicant: 富士电机株式会社

Inventor： 森智礼

IPC: H01L21/66

CPC classification number: H01L22/14

Abstract: 本发明提供一种能够提高IPM的品质，降低IPM不合格品成本的半导体芯片的试验装置以及试验方法。本发明提供的半导体芯片(20)的试验装置(100)通过设置检测具有感测部(33)的半导体芯片(20)的感测电流Is的感测电阻(6)和测定由该感测电阻(6)产生的电压的电压测定器(7)，从而能够测定感测部(32)的动态雪崩电流Iavds的跳变。另外，通过使用该试验装置(100)来判定感测电压Vs是否存在跳变，将存在跳变的半导体芯片(20)作为不合格品的半导体芯片的试验方法，从而能够提高组装了合格品的半导体芯片的IPM的品质，降低不合格品成本。