-
公开(公告)号：CN119381378A
公开(公告)日：2025-01-28
申请号：CN202410651291.4
申请日：2024-05-24
Applicant: 富士电机株式会社
Inventor： 佐藤悠司
IPC: H01L23/495 , H01L25/18
Abstract: 本发明提供一种抑制焊料层中的电迁移的产生的半导体装置。半导体装置具有：半导体芯片，其具有上表面和下表面以及在沿上表面和下表面的方向上交替地排列的晶体管区域和二极管区域；引线框，其含有铜，并配置在半导体芯片的上表面侧的位置；镀层，其含有镍，并形成在引线框的半导体芯片侧的面；焊料层，其含有锡，并将半导体芯片的上表面与镀层接合；绝缘电路基板，其与半导体芯片的下表面对置地配置，且在半导体芯片侧的面形成含有铜的布线层；镀层，其含有镍，并形成在布线层的半导体芯片侧的面；焊料层，其含有锡，并将半导体芯片的下表面与镀层接合。
-
公开(公告)号：CN112683411A
公开(公告)日：2021-04-20
申请号：CN202010905507.7
申请日：2020-09-01
Applicant: 富士电机株式会社
Inventor： 佐藤悠司
Abstract: 本发明提供一种半导体模块。半导体模块具备：冷却器，其具有彼此相离且并列地配置的第一流路及第二流路、以及将第一流路与第二流路连接起来的第三流路；以及层叠基板，其搭载于冷却器，具有沿与第三流路交叉的方向排列地设置的多个电路板。多个电路板具有与P端子连接的第一电路板、与N端子连接的第二电路板以及与M端子连接的第三电路板。在第一电路板，沿着第三流路排列地搭载有具有探测温度的感测功能的第一感测芯片以及不具有感测功能的第一非感测芯片。在第三电路板，沿着第三流路排列地搭载有具有感测功能的第二感测芯片以及不具有感测功能的第二非感测芯片。第一感测芯片偏向第二流路侧地配置，第二感测芯片偏向第一流路侧地配置。
-
公开(公告)号：CN119517869A
公开(公告)日：2025-02-25
申请号：CN202411490236.8
申请日：2019-09-09
Applicant: 富士电机株式会社
Inventor： 佐藤悠司
IPC: H01L23/473 , H01L23/36
Abstract: 本发明涉及一种半导体装置。不需要复杂的结构就能够相对于冷却壳体高精度地定位散热基板。半导体装置(1)包括绝缘基板(14)、搭载于绝缘基板上的半导体元件(12、13)、冷却半导体元件的冷却器(20)。冷却器包括与绝缘基板接合的散热基板(21)、设于散热基板的同与绝缘基板之间的接合面相反的一侧的散热面的多个翅片(22)、具有收纳翅片的凹部(24)的冷却壳体(23)。在散热面设有与冷却壳体的凹部的内壁面的局部卡合的定位用的多个卡合片(221、222)。
-
公开(公告)号：CN118431205A
公开(公告)日：2024-08-02
申请号：CN202311556174.1
申请日：2023-11-21
Applicant: 富士电机株式会社
Abstract: 本发明提供一种电容器装置，使得半导体装置的电流的检测精度提高。电容器装置包括电容器元件、第一布线、第二布线。第一布线的一端部与电容器元件的电极(例如，正极)连接，另一端部与半导体装置所包括的第一电极端子连接。第二布线的一端部与电容器元件的电极(例如，负极)连接，另一端部与半导体装置所包括的第二电极端子连接。而且，电阻部被包括在第一布线的一端部与另一端部之间，第一布线与电阻部直接电连接。这样，在电容器装置中，电阻部直接设置在第一布线。因此，能够将第一布线不经由任何部件而与半导体装置的第一电极端子直接连接，抑制在第一布线与半导体装置的第一电极端子之间杂散电感的增加。
-
Patent Agency Ranking
公开(公告)号：CN111937141A
公开(公告)日：2020-11-13
申请号：CN201980024342.8
申请日：2019-09-09
Applicant: 富士电机株式会社
Inventor： 佐藤悠司
IPC: H01L23/473 , H01L23/36
Abstract: 不需要复杂的结构就能够相对于冷却壳体高精度地定位散热基板。半导体装置(1)包括绝缘基板(14)、搭载于绝缘基板上的半导体元件(12、13)、冷却半导体元件的冷却器(20)。冷却器包括与绝缘基板接合的散热基板(21)、设于散热基板的同与绝缘基板之间的接合面相反的一侧的散热面的多个翅片(22)、具有收纳翅片的凹部(24)的冷却壳体(23)。在散热面设有与冷却壳体的凹部的内壁面的局部卡合的定位用的多个卡合片(221、222)。
-
公开(公告)号：CN119768905A
公开(公告)日：2025-04-04
申请号：CN202480003758.2
申请日：2024-02-09
Applicant: 富士电机株式会社
Inventor： 佐藤悠司
Abstract: 抑制对将半导体芯片接合到布线板的接合部件产生损伤。半导体装置包括半导体芯片(12)和绝缘电路基板(11)，该绝缘电路基板(11)在正面包括布线板(11b2)，并将背面设为下面而向下凸出地翘曲，半导体芯片(12)经由接合部件(14a)而接合在由于翘曲而在该正面倾斜的布线板(11b2)的上表面的接合区域。此时，半导体芯片(12)以利用设置于接合区域的支承部(15)来支承半导体芯片(12)的背面的位于绝缘电路基板(11)的翘曲的顶点(16b)侧的端部的方式接合于接合区域。此时的半导体芯片(12)利用支承部(15)而对布线板(11b2)的接合区域呈大致平行，接合部件(14a)的厚度成为大致均匀。因此，相对于接合部件(14a)的裂纹的产生减少。
-
公开(公告)号：CN111937141B
公开(公告)日：2024-11-01
申请号：CN201980024342.8
申请日：2019-09-09
Applicant: 富士电机株式会社
Inventor： 佐藤悠司
IPC: H01L23/473 , H01L23/36
Abstract: 不需要复杂的结构就能够相对于冷却壳体高精度地定位散热基板。半导体装置(1)包括绝缘基板(14)、搭载于绝缘基板上的半导体元件(12、13)、冷却半导体元件的冷却器(20)。冷却器包括与绝缘基板接合的散热基板(21)、设于散热基板的同与绝缘基板之间的接合面相反的一侧的散热面的多个翅片(22)、具有收纳翅片的凹部(24)的冷却壳体(23)。在散热面设有与冷却壳体的凹部的内壁面的局部卡合的定位用的多个卡合片(221、222)。
-
公开(公告)号：CN118824977A
公开(公告)日：2024-10-22
申请号：CN202410225673.0
申请日：2024-02-29
Applicant: 富士电机株式会社
Inventor： 佐藤悠司
IPC: H01L23/49 , H01L29/739
Abstract: 本发明涉及半导体装置。在半导体装置中，简化构造，并且实现电感降低。半导体装置具备相对于基板位于与基板的搭载半导体元件的搭载面平行的第1方向上的一侧的第1主端子(P端子)和第2主端子(N端子)。第1主端子的第1狭窄部分的与搭载面平行且与第1方向正交的第2方向上的宽度窄于第1外部连接部分的第2方向上的宽度。第2主端子的第2狭窄部分的第2方向上的宽度窄于第2外部连接部分的第2方向上的宽度。第1狭窄部分的第2方向上的中心位于比第1外部连接部分的第2方向上的中心靠第2主端子侧的位置。第2狭窄部分的第2方向上的中心位于比第2外部连接部分的第2方向上的中心靠第1主端子侧的位置。
-
公开(公告)号：CN115206904A
公开(公告)日：2022-10-18
申请号：CN202210187173.3
申请日：2022-02-28
Applicant: 富士电机株式会社
Inventor： 佐藤悠司
IPC: H01L23/367 , H01L23/48 , H01L23/31 , H01L25/07
Abstract: 提供一种半导体模块以及半导体装置。半导体模块具备：第一功率半导体元件，其具有第一主电流电极；主体，其收纳所述第一功率半导体元件；以及第一主电流端子，其与所述第一主电流电极连接，其中，所述主体具有：上表面；侧面，其与所述上表面相连；底面，其是与所述上表面相反的一侧的面，能够固定于冷却器；以及凹部，其位于所述侧面，用于收纳绝缘构件的端部，所述第一主电流端子具有第一面和第二面，所述第二面是与所述第一面相反的一侧的面，所述第一主电流端子从主体的所述侧面突出，在所述侧面，所述第二面比所述第一面接近所述底面，所述凹部位于所述侧面的、所述底面与所述第二面之间且与所述底面分离的位置。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.021 seconds)
