公开(公告)号：CN119133253B

公开(公告)日：2025-02-07

申请号：CN202411620932.6

申请日：2024-11-14

Applicant: 安徽大学

Inventor： 唐曦 ,  田默涵 ,  姜俊松

IPC: H10D30/60 ,  H10D30/01 ,  H10D62/10 ,  H10D64/27

Abstract: 本发明提供一种具有多层栅极控制区的MOSFET结构及制备方法，包括：衬底，所述衬底包括相对设置的第一表面和第二表面，所述第一表面覆盖有掺杂漂移层，所述掺杂漂移层表面设有栅极区及两个源极区，所述栅极区置于所述源极区之间；所述栅极区包括栅极控制区，所述栅极控制区包括依次层叠且浓度不同的第一栅极控制层、第二栅极控制层、第三栅极控制层、第四栅极控制层及第五栅极控制层，所述第一栅极控制层覆盖所述掺杂漂移层。通过设置栅极控制区，能够在器件导通时，使P‑shield层处于浮空状态，有助于改善载流子的注入和分布情况，一定程度上降低横向JFET电阻，减少存储的电荷量，进而使得器件导通电阻降低改善栅氧层的可靠性，器件耐击穿能力提升。

公开(公告)号：CN119133253A

公开(公告)日：2024-12-13

申请号：CN202411620932.6

申请日：2024-11-14

Applicant: 安徽大学

Inventor： 唐曦 ,  田默涵 ,  姜俊松

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/423 ,  H01L29/06

Abstract: 本发明提供一种具有多层栅极控制区的MOSFET结构及制备方法，包括：衬底，所述衬底包括相对设置的第一表面和第二表面，所述第一表面覆盖有掺杂漂移层，所述掺杂漂移层表面设有栅极区及两个源极区，所述栅极区置于所述源极区之间；所述栅极区包括栅极控制区，所述栅极控制区包括依次层叠且浓度不同的第一栅极控制层、第二栅极控制层、第三栅极控制层、第四栅极控制层及第五栅极控制层，所述第一栅极控制层覆盖所述掺杂漂移层。通过设置栅极控制区，能够在器件导通时，使P‑shield层处于浮空状态，有助于改善载流子的注入和分布情况，一定程度上降低横向JFET电阻，减少存储的电荷量，进而使得器件导通电阻降低改善栅氧层的可靠性，器件耐击穿能力提升。