-
公开(公告)号：CN109072478B
公开(公告)日：2021-12-03
申请号：CN201780026022.7
申请日：2017-04-27
IPC: C30B29/36
Abstract: 在由包含TaC的材料组成的TaC容器(2)内收容由包含多晶SiC的材料组成的SiC容器(3)，且在将衬底基板(40)收容在该SiC容器(3)内部的状态下，以该TaC容器(2)内成为Si蒸气压力的方式且以产生温度梯度的环境加热TaC容器(2)。其结果，通过因SiC容器(3)的内表面被蚀刻而升华的C原子和环境中的Si原子键合，在衬底基板(40)上生长单晶3C‑SiC的外延层(41)。
-
公开(公告)号：CN111968902A
公开(公告)日：2020-11-20
申请号：CN202010829477.6
申请日：2017-04-27
Applicant: 学校法人关西学院
Abstract: 本发明提供一种具有偏角的六方晶系的SiC基板的评价方法，其特征在于：包括：使用扫描型电子显微镜，基于以相对于作为所述SiC基板的表面的(0001)面的垂线倾斜的入射电子角对该SiC基板的表面入射电子束而获得的影像，来评价所述SiC基板的质量的步骤，所述SiC基板以支撑于倾斜支撑台的状态被照射电子束，所述倾斜支撑台的支撑面具有与所述SiC基板的偏角相同的倾斜角。
-
公开(公告)号：CN113227465B
公开(公告)日：2024-03-29
申请号：CN201980072577.4
申请日：2019-11-05
IPC: C30B29/36 , C30B25/20 , H01L21/205
Abstract: 本发明的目的是提供一种能够降低生长层中的基面位错(BPD)的密度的SiC半导体衬底及其制造方法及其制造装置。其特征在于包括：应变层去除步骤(S10)，用于去除导入到SiC衬底(10)的表面的应变层(11)；和外延生长步骤(S20)，用于在使SiC衬底(10)的平台宽度W增大的条件下进行生长。通过以这样的步骤制造SiC半导体衬底(14)，可以减少生长层(13)中的基面位错BPD，并且可以提高SiC半导体装置的成品率。
-
公开(公告)号：CN107002288B
公开(公告)日：2020-10-16
申请号：CN201580063339.9
申请日：2015-11-17
IPC: H01L21/302 , C30B33/12 , C30B29/36
Abstract: 提供一种碳化硅基板(40)的表面处理方法，其能对有无台阶束的产生或产生的台阶束的种类进行控制。于通过在Si蒸汽压下加热碳化硅基板(40)而对该碳化硅基板(40)的表面进行蚀刻的表面处理方法中，通过控制至少根据蚀刻速度而决定的蚀刻模式及蚀刻深度来进行碳化硅基板(40)的蚀刻，从而对蚀刻处理后的碳化硅基板(40)的表面形状进行控制。
-
公开(公告)号：CN109155227A
公开(公告)日：2019-01-04
申请号：CN201780026029.9
申请日：2017-04-27
Applicant: 学校法人关西学院
Abstract: 标准样品(41)形成有由单晶SiC组成的台阶/平台结构，并且每个台阶的表面是第一叠层取向或第二叠层取向的其中任一者。另外，当将从扫描型电子显微镜照射的电子束相对于平台表面上的垂线所夹的角定义为入射电子角时，在该标准样品(41)中，表面正下方的第一叠层取向的平台的影像和表面正下方的第二叠层取向的平台的影像的明暗差即反差，根据入射电子角而变化。即使在SiC基板具有偏角(例如，1°至8°)的情况下，通过使用能够校正该偏角的倾斜支撑台(20a)，也可获得反映在第一叠层取向和第二叠层取向的差值上的清晰反差，而与偏角无关。
-
Patent Agency Ranking
公开(公告)号：CN109072478A
公开(公告)日：2018-12-21
申请号：CN201780026022.7
申请日：2017-04-27
Applicant: 学校法人关西学院
IPC: C30B29/36
Abstract: 在由包含TaC的材料组成的TaC容器(2)内收容由包含多晶SiC的材料组成的SiC容器(3)，且在将衬底基板(40)收容在该SiC容器(3)内部的状态下，以该TaC容器(2)内成为Si蒸气压力的方式且以产生温度梯度的环境加热TaC容器(2)。其结果，通过因SiC容器(3)的内表面被蚀刻而升华的C原子和环境中的Si原子键合，在衬底基板(40)上生长单晶3C-SiC的外延层(41)。
-
公开(公告)号：CN114293247A
公开(公告)日：2022-04-08
申请号：CN202111338480.9
申请日：2017-04-27
Abstract: 在由包含TaC的材料组成的TaC容器(2)内收容由包含多晶SiC的材料组成的SiC容器(3)，且在将衬底基板(40)收容在该SiC容器(3)内部的状态下，以该TaC容器(2)内成为Si蒸气压力的方式且以产生温度梯度的环境加热TaC容器(2)。其结果，通过因SiC容器(3)的内表面被蚀刻而升华的C原子和环境中的Si原子键合，在衬底基板(40)上生长单晶3C‑SiC的外延层(41)。
-
公开(公告)号：CN113227466A
公开(公告)日：2021-08-06
申请号：CN201980072707.4
申请日：2019-11-05
IPC: C30B29/36 , C30B25/20 , H01L21/205
Abstract: 本发明的目的是提供一种具有台阶高度被控制的生长层的SiC半导体衬底及其制造方法以及其制造装置。其特征在于，包括用于使SiC衬底(10)在SiC‑Si平衡蒸气压环境下生长的生长步骤。这样通过使SiC衬底(10)在SiC‑Si平衡蒸气压环境下生长，可以提供一种生长层的台阶高度被控制的SiC半导体衬底。
-
公开(公告)号：CN108474138A
公开(公告)日：2018-08-31
申请号：CN201680065719.0
申请日：2016-11-08
Applicant: 学校法人关西学院
Abstract: 在第1工序中，在SiC基板(40)的表面形成凸部(42)并蚀刻该SiC基板(40)。在第2工序中，除去根据MSE法使SiC基板(40)的凸部(42)外延生长而在垂直(c轴)方向大幅地生长的包含螺旋位错的外延层(43a)的至少一部分。在第3工序中，通过在进行了第2工序的SiC基板(40)上再次进行MSE法，使得不包含螺旋位错的外延层(43)彼此在水平(a轴)方向生长而互相以分子层级连接，进而在SiC基板(40)的Si面或C面的全面生成1个大面积的单晶4H-SiC的半导体晶圆(45)。
-
公开(公告)号：CN107004592A
公开(公告)日：2017-08-01
申请号：CN201580062705.9
申请日：2015-11-17
IPC: H01L21/302 , C30B29/36 , C30B33/12
Abstract: 提供一种根据收容容器的组成而控制碳化硅基板的蚀刻速度的方法。本发明的蚀刻方法，通过在将碳化硅基板收容于坩埚的状态下且在Si蒸汽压下进行加热，而对碳化硅基板进行蚀刻。坩埚被构成为包含钽金属，并在比该钽金属靠内部空间侧设置有碳化钽层，且在比该碳化钽层更靠内部空间侧设置有硅化钽层。并且，根据硅化钽层的组成的差异，控制碳化硅基板的蚀刻速度。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.028 seconds)
