-
Patent Agency Ranking
公开(公告)号：CN105191139B
公开(公告)日：2018-12-07
申请号：CN201480018307.2
申请日：2014-04-02
Applicant: 太阳诱电株式会社
IPC: H03K19/173 , H03K19/177
Abstract: 本发明可提供一种面积小且重构性高的可重构逻辑器件。本发明是一种可重构逻辑器件，具有多个多查找表单元，且根据构成数据信息而构成多个逻辑电路，且各个多查找表单元具备：构成存储器，存储构成数据；数据输入线；数据输出线；以及可重构逻辑多路复用器，响应所述构成数据而选择性地使从所述数据输入线的数据输入与向所述数据输出线的所述数据输出结合，及/或，响应所述构成数据而将对于所述数据输入进行逻辑运算所得的数据向所述数据输出线进行数据输出；且利用所述数据输入线及所述数据输出线将邻近的所述多查找表连接。
-
公开(公告)号：CN105453436B
公开(公告)日：2019-01-01
申请号：CN201480044015.6
申请日：2014-08-22
Applicant: 太阳诱电株式会社
IPC: H03K19/177
Abstract: 本发明能够提供一种面积小的可重构逻辑器件。本发明所提供的逻辑器件具备多个存储元单元，所述多个存储元单元各自存储构成信息而构成为逻辑要素及/或连接要素；且多个存储元单元分别具有：一对逻辑用位线，对应于存储元列而配置；逻辑用字线；以及反相器部，与一对逻辑用位线连接；反相器部具有：第1CMOS，从一对逻辑用位线中的一个接收输入信号，并且具有第1MOS与第2MOS；以及第2CMOS，从一对逻辑用位线中的另一个接收输入信号，并且具有第3MOS及第4MOS；并且，反相器部将第1MOS与第3MOS的输出信号组即第1差动信号及第2MOS与第4MOS的输出信号组即第2差动信号作为逻辑用数据信号输出。
-
公开(公告)号：CN105453436A
公开(公告)日：2016-03-30
申请号：CN201480044015.6
申请日：2014-08-22
Applicant: 太阳诱电株式会社
IPC: H03K19/177
CPC classification number: H03K19/1776 , G11C7/06 , G11C8/10 , H03K19/0948 , H03K19/17728 , H03K19/17736
Abstract: 本发明能够提供一种面积小的可重构逻辑器件。本发明所提供的逻辑器件具备多个存储元单元，所述多个存储元单元各自存储构成信息而构成为逻辑要素及/或连接要素；且多个存储元单元分别具有：一对逻辑用位线，对应于存储元列而配置；逻辑用字线；以及反相器部，与一对逻辑用位线连接；反相器部具有：第1CMOS，从一对逻辑用位线中的一个接收输入信号，并且具有第1MOS与第2MOS；以及第2CMOS，从一对逻辑用位线中的另一个接收输入信号，并且具有第3MOS及第4MOS；并且，反相器部将第1MOS与第3MOS的输出信号组即第1差动信号及第2MOS与第4MOS的输出信号组即第2差动信号作为逻辑用数据信号输出。
-
公开(公告)号：CN107078740A
公开(公告)日：2017-08-18
申请号：CN201580056708.1
申请日：2015-09-18
Applicant: 太阳诱电株式会社
IPC: H03K19/173
CPC classification number: H03K19/17728 , G06F9/5061 , G11C7/00 , G11C8/10 , G11C11/418 , G11C11/419 , H03K19/17736 , H03K19/17744 , H03K19/1776 , H04N19/00
Abstract: 本发明减少从CPU的主存储器存取，谋求数据处理的高速化。本发明提供可重构设备(20)，它与主存储器(600)连接，且可重构设备(20)具备利用地址线或数据线相互连接的多个逻辑部，各逻辑部具有：多条地址线；多条数据线；地址解码器，将从多条地址线的一部分输入的地址解码；以及存储单元阵列组件，具有由地址解码器的解码线所特定出的多个存储单元，且将从所特定出的存储单元读取的数据输出至数据线；存储单元阵列组件的地址线与主存储器的数据输出线(RD1)连接。
-
公开(公告)号：CN105191139A
公开(公告)日：2015-12-23
申请号：CN201480018307.2
申请日：2014-04-02
Applicant: 太阳诱电株式会社
IPC: H03K19/173 , H03K19/177
CPC classification number: H03K19/17728 , G06F17/5054 , H03K19/17744 , H03K19/1776
Abstract: 本发明可提供一种面积小且重构性高的可重构逻辑器件。本发明是一种可重构逻辑器件，具有多个多查找表单元，且根据构成数据信息而构成多个逻辑电路，且各个多查找表单元具备：构成存储器，存储构成数据；数据输入线；数据输出线；以及可重构逻辑多路复用器，响应所述构成数据而选择性地使从所述数据输入线的数据输入与向所述数据输出线的所述数据输出结合，及/或，响应所述构成数据而将对于所述数据输入进行逻辑运算所得的数据向所述数据输出线进行数据输出；且利用所述数据输入线及所述数据输出线将邻近的所述多查找表连接。
-
-
-
-
Search Results
5
records
(took 0.018 seconds)
