-
公开(公告)号：CN115840555A
公开(公告)日：2023-03-24
申请号：CN202211614257.7
申请日：2022-12-12
Applicant: 大连理工大学
Abstract: 本发明提供了基于对数运算系统的小型浮点运算单元及其在FPGA中的应用，可应用于机器学习等容错性计算，解决现有技术不能支持更高精度计算的问题，提供了更适合机器学习的架构。所提出的乘法运算单元通过对数转换器将输入的浮点数转换为对数域内的浮点数，通过尾数加法器计算对数域内的尾数结果以及指数进位信号，通过指数加法器得到指数，最后通过反对数转换器将结果转换为浮点数格式。相较于Xilinx提出的3位尾数小型浮点数乘法器，本发明支持4位、5位尾数的乘法而只需额外1～3个6输入查找表；所提出的流水线硬件结构能实现与其相同的吞吐量。此外，本发明提出的运算单元结构还可以实现除法和幂函数运算。
Search Results
1
records
(took 0.013 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
