基站时钟切换方法、装置、基站及介质

    公开(公告)号:CN116599616A

    公开(公告)日:2023-08-15

    申请号:CN202210116802.3

    申请日:2022-02-07

    Abstract: 本申请提供了一种基站时钟切换方法、装置、基站及介质,涉及通信技术领域。具体实现方案为:响应于时钟切换指令,获取基站当前锁定的第一时钟源对应的第一脉冲信号;获取时钟切换指令所指示的待切换至的第二时钟源对应的第二脉冲信号;对第一脉冲信号和第二脉冲信号进行鉴相处理,以确定第一脉冲信号和第二脉冲信号之间的第一相位差;在第一相位差满足第二时钟源对应的第一设定条件的情况下,控制基站切换至第二时钟源。由此,只在第一相位差满足第二时钟源对应的第一设定条件的情况下,才根据时钟切换指令控制基站切换至第二时钟源,可以提升时钟源切换的稳定性,避免基站进入时钟异常状态,以保证基站时钟系统的稳定性。

    本地时钟校准的方法、设备、装置及存储介质

    公开(公告)号:CN118264350A

    公开(公告)日:2024-06-28

    申请号:CN202211679483.3

    申请日:2022-12-26

    Abstract: 本申请实施例提供一种本地时钟校准的方法、设备、装置及存储介质,该方法包括:基于获取的多路外部时钟源信号及预设的调度方法,确定每一路外部时钟源信号对应的分时复用方法;基于分时复用方法,确定候选报文序列;基于报文结构和报文对应的协议族,确定对候选报文序列进行恢复后的目标报文以对应的外部时钟源信号;基于目标报文,确定满足调整消耗最小的目标报文对应的外部时钟源信号,校准本地时钟。本申请通过利用不同的调度方法及分时复用同步技术,对多路外部时钟源进行分时复用,并筛选出调整消耗最小的外部时钟源信号,为本地时钟进行校准,复用同一物理介质,软件实现方式简明,可扩展性强,同时提高了问题定位的效率及设备的稳定性。

    一种数据传输方法、处理器和PCIE系统

    公开(公告)号:CN110647493B

    公开(公告)日:2022-04-01

    申请号:CN201810672242.3

    申请日:2018-06-26

    Inventor: 胡朝新 刘江浩

    Abstract: 本发明实施例涉及通信技术领域,尤其涉及一种数据传输方法、处理器和PCIE系统,用于实现解决数据传输效率低的问题。第一处理器地址空间的第一地址段与PCIE总线域地址空间的预设地址段存在第一映射关系,且第二处理器地址空间的第二地址段与PCIE总线域地址空间的预设地址段存在第二映射关系。若第一处理器存在数据传输需求,则获取第一地址信息;第一地址信息用于指示预设地址段中的可用数据载体的地址;根据第一地址信息,确定在预设地址段中用于存储待传输数据的共享地址;将待传输数据写入至共享地址指示的存储区域。如此,第二处理器可以访问共享地址对应的存储区域,不需拷贝待传输数据至自身地址空间,可以提高数据传输效率。

    一种PCIE链路故障的处理方法及装置

    公开(公告)号:CN111371582B

    公开(公告)日:2021-04-16

    申请号:CN201811602868.3

    申请日:2018-12-26

    Abstract: 本发明公开了一种PCIE链路故障的处理方法及装置。该方法包括:PCIE节点设备检测到与第一下游PCIE节点设备之间的链路发生故障后,停止PCIE节点设备与每个下游PCIE节点设备之间的数据传输,并将第一下游PCIE节点设备中的第一PCIE控制器置复位,以及将PCIE节点设备中与第一PCIE控制器对应的第二PCIE控制器置复位,再恢复PCIE节点设备与每个下游PCIE节点设备之间的数据传输。相比于现有技术对整个PCIE系统进行复位的方式而言,本发明实施例只需要复位故障链路两侧节点设备中的PCIE控制器,大大缩短了PCIE链路故障的处理时间,减小对PCIE系统运行的影响。

    一种数据传输方法、处理器和PCIE系统

    公开(公告)号:CN110647493A

    公开(公告)日:2020-01-03

    申请号:CN201810672242.3

    申请日:2018-06-26

    Inventor: 胡朝新 刘江浩

    Abstract: 本发明实施例涉及通信技术领域,尤其涉及一种数据传输方法、处理器和PCIE系统,用于实现解决数据传输效率低的问题。第一处理器地址空间的第一地址段与PCIE总线域地址空间的预设地址段存在第一映射关系,且第二处理器地址空间的第二地址段与PCIE总线域地址空间的预设地址段存在第二映射关系。若第一处理器存在数据传输需求,则获取第一地址信息;第一地址信息用于指示预设地址段中的可用数据载体的地址;根据第一地址信息,确定在预设地址段中用于存储待传输数据的共享地址;将待传输数据写入至共享地址指示的存储区域。如此,第二处理器可以访问共享地址对应的存储区域,不需拷贝待传输数据至自身地址空间,可以提高数据传输效率。

    一种PCIE链路故障的处理方法及装置

    公开(公告)号:CN111371582A

    公开(公告)日:2020-07-03

    申请号:CN201811602868.3

    申请日:2018-12-26

    Abstract: 本发明公开了一种PCIE链路故障的处理方法及装置。该方法包括:PCIE节点设备检测到与第一下游PCIE节点设备之间的链路发生故障后,停止PCIE节点设备与每个下游PCIE节点设备之间的数据传输,并将第一下游PCIE节点设备中的第一PCIE控制器置复位,以及将PCIE节点设备中与第一PCIE控制器对应的第二PCIE控制器置复位,再恢复PCIE节点设备与每个下游PCIE节点设备之间的数据传输。相比于现有技术对整个PCIE系统进行复位的方式而言,本发明实施例只需要复位故障链路两侧节点设备中的PCIE控制器,大大缩短了PCIE链路故障的处理时间,减小对PCIE系统运行的影响。

Patent Agency Ranking