一种PCIE链路故障的处理方法及装置

    公开(公告)号:CN111371582A

    公开(公告)日:2020-07-03

    申请号:CN201811602868.3

    申请日:2018-12-26

    Abstract: 本发明公开了一种PCIE链路故障的处理方法及装置。该方法包括:PCIE节点设备检测到与第一下游PCIE节点设备之间的链路发生故障后,停止PCIE节点设备与每个下游PCIE节点设备之间的数据传输,并将第一下游PCIE节点设备中的第一PCIE控制器置复位,以及将PCIE节点设备中与第一PCIE控制器对应的第二PCIE控制器置复位,再恢复PCIE节点设备与每个下游PCIE节点设备之间的数据传输。相比于现有技术对整个PCIE系统进行复位的方式而言,本发明实施例只需要复位故障链路两侧节点设备中的PCIE控制器,大大缩短了PCIE链路故障的处理时间,减小对PCIE系统运行的影响。

    一种数据通信方法和装置

    公开(公告)号:CN107634916A

    公开(公告)日:2018-01-26

    申请号:CN201610575412.7

    申请日:2016-07-19

    Inventor: 李栋 史建新

    Abstract: 本发明提供了一种数据通信方法和系统,其中,所述方法包括:将源处理器核发送的通信数据保存至缓冲区;向队列管理器发送入队消息;其中,所述入队消息中携带有第一地址和第二地址;其中,所述第一地址为所述通信数据对应保存至的缓冲区的地址,所述第二地址为目标处理器核的地址;根据所述入队消息中携带的第一地址和第二地址,将所述通信数据发送至目标处理器核。通过本发明解决了现有的数据通信方法存在的调试困难、接口不统一、操作复杂和处理效率低的问题。

    一种PCIE链路故障的处理方法及装置

    公开(公告)号:CN111371582B

    公开(公告)日:2021-04-16

    申请号:CN201811602868.3

    申请日:2018-12-26

    Abstract: 本发明公开了一种PCIE链路故障的处理方法及装置。该方法包括:PCIE节点设备检测到与第一下游PCIE节点设备之间的链路发生故障后,停止PCIE节点设备与每个下游PCIE节点设备之间的数据传输,并将第一下游PCIE节点设备中的第一PCIE控制器置复位,以及将PCIE节点设备中与第一PCIE控制器对应的第二PCIE控制器置复位,再恢复PCIE节点设备与每个下游PCIE节点设备之间的数据传输。相比于现有技术对整个PCIE系统进行复位的方式而言,本发明实施例只需要复位故障链路两侧节点设备中的PCIE控制器,大大缩短了PCIE链路故障的处理时间,减小对PCIE系统运行的影响。

    一种数据通信方法和装置

    公开(公告)号:CN107634916B

    公开(公告)日:2020-11-03

    申请号:CN201610575412.7

    申请日:2016-07-19

    Inventor: 李栋 史建新

    Abstract: 本发明提供了一种数据通信方法和系统,其中,所述方法包括:将源处理器核发送的通信数据保存至缓冲区;向队列管理器发送入队消息;其中,所述入队消息中携带有第一地址和第二地址;其中,所述第一地址为所述通信数据对应保存至的缓冲区的地址,所述第二地址为目标处理器核的地址;根据所述入队消息中携带的第一地址和第二地址,将所述通信数据发送至目标处理器核。通过本发明解决了现有的数据通信方法存在的调试困难、接口不统一、操作复杂和处理效率低的问题。

    一种多处理器间的数据通信方法及装置

    公开(公告)号:CN110457251A

    公开(公告)日:2019-11-15

    申请号:CN201810426632.2

    申请日:2018-05-07

    Inventor: 史建新

    Abstract: 本发明实施例公开了一种多处理器间的数据通信方法及装置,方法包括:任一处理器根据待发送消息的占用空间确定内存中对应的发送消息队列,将所述待发送消息存入所述发送消息队列;根据高速串行计算机扩展总线标准PCIE地址映射确定所述发送消息队列的地址对应的接收消息队列的地址;根据所述接收消息队列的地址,将所述待发送消息存入所述接收消息队列中,以使接收所述待发送消息的处理器从所述接收消息队列中读取所述待发送消息。本发明实施例通过在各处理器的内存中设置发送消息队列和接收消息队列,通过PCIE地址映射完成两个处理器之间基于消息的数据通信,各处理器收发数据的接口统一,便于操作和维护读写数据,大大提高了处理器间的通信效率。

    一种多处理器间的数据通信方法及装置

    公开(公告)号:CN110457251B

    公开(公告)日:2021-10-26

    申请号:CN201810426632.2

    申请日:2018-05-07

    Inventor: 史建新

    Abstract: 本发明实施例公开了一种多处理器间的数据通信方法及装置,方法包括:任一处理器根据待发送消息的占用空间确定内存中对应的发送消息队列,将所述待发送消息存入所述发送消息队列;根据高速串行计算机扩展总线标准PCIE地址映射确定所述发送消息队列的地址对应的接收消息队列的地址;根据所述接收消息队列的地址,将所述待发送消息存入所述接收消息队列中,以使接收所述待发送消息的处理器从所述接收消息队列中读取所述待发送消息。本发明实施例通过在各处理器的内存中设置发送消息队列和接收消息队列,通过PCIE地址映射完成两个处理器之间基于消息的数据通信,各处理器收发数据的接口统一,便于操作和维护读写数据,大大提高了处理器间的通信效率。

Patent Agency Ranking