-
公开(公告)号：CN102508815B
公开(公告)日：2014-10-08
申请号：CN201110320437.X
申请日：2011-10-20
Applicant: 大唐移动通信设备有限公司
IPC: G06F15/78
Abstract: 本发明公开了一种数据处理的方法和系统，DSP Core在每个上行子帧起始点对该子帧14个符号的时域数据对应的协处理器寄存器进行配置，该方法包括：DSP接收FPGA以符号为单位发送的时域数据，并接收所述FPGA在发送完每符号时域数据后发送的协处理器寄存器启动控制数据；所述DSP在接收到所述FPGA发送的协处理器寄存器启动控制数据后，对接收到的时域数据进行译码，并对译码完成的数据进行相应的数据处理。在本发明中，减少了DSP进行数据处理的软件开销，提高了数据处理效率。
-
公开(公告)号：CN102033808B
公开(公告)日：2012-10-03
申请号：CN200910093307.X
申请日：2009-09-27
Applicant: 大唐移动通信设备有限公司
IPC: G06F12/00
Abstract: 本发明的实施例公开了一种DSP中的数据存储方法和存储控制装置，应用于包括EDMA交换网络的DSP中，所述DSP与外部设备进行数据交互。其中，进行数据接收时，在约定的时间点，通过所述EDMA交换网络将从所述外部设备接收到的数据存放到指定的有效数据存储空间；在约定的时间点外的其他时间点，通过所述EDMA交换网络将从所述外部设备接收到的数据存放到指定的无效数据存储空间；其中，所述EDMA交换网络分别与所述有效数据存储空间、所述无效数据存储空间使用不同的总线进行数据交互。通过使用本发明的实施例，避免了DSP中EDMA拥塞情况的发生。
-
公开(公告)号：CN102508815A
公开(公告)日：2012-06-20
申请号：CN201110320437.X
申请日：2011-10-20
Applicant: 大唐移动通信设备有限公司
IPC: G06F15/78
Abstract: 本发明公开了一种数据处理方法和系统，DSPCore在每个上行子帧起始点对该子帧14个符号的时域数据对应的协处理器寄存器进行配置，该方法包括：DSP接收FGPA以符号为单位发送的时域数据，并接收所述FPGA在发送完每符号时域数据后发送的协处理器寄存器启动控制数据；所述DSP在接收到所述FPGA发送的协处理器寄存器启动控制数据后，对接收到的时域数据进行译码，并对译码完成的数据进行相应的数据处理。在本发明中，减少了DSP进行数据处理的软件开销，提高了数据处理效率。
-
公开(公告)号：CN101546268B
公开(公告)日：2012-03-14
申请号：CN200810102725.6
申请日：2008-03-25
Applicant: 大唐移动通信设备有限公司
IPC: G06F9/445
Abstract: 本发明公开了一种数字信号处理器可执行文件的加载方法，涉及DSP程序加载技术，为解决目前DSP调试不便而提出，所采用的技术方案为：对数字信号处理器DSP程序编译后生成可执行文件；将所述可执行文件转换为DSP内存映像文件并存储于模拟存储区，获取所述内存映像文件中符号的地址信息并存储于所述模拟存储区的预留地址段；以及将所述模拟存储区中的内存映像文件及符号地址信息均加载到所述DSP存储器中。本发明同时公开了一种实现上述方法的装置。采用本发明方案后，DSP支持在线查询某些函数，在调试过程中开发人员可轻易通过控制台输入命令实现函数调用，查看符号变量等功能，大大方便了调试工作。本发明的技术方案实现简单、实用。
-
公开(公告)号：CN102033808A
公开(公告)日：2011-04-27
申请号：CN200910093307.X
申请日：2009-09-27
Applicant: 大唐移动通信设备有限公司
IPC: G06F12/00
Abstract: 本发明的实施例公开了一种DSP中的数据存储方法和存储控制装置，应用于包括EDMA交换网络的DSP中，所述DSP与外部设备进行数据交互。其中，进行数据接收时，在约定的时间点，通过所述EDMA交换网络将从所述外部设备接收到的数据存放到指定的有效数据存储空间；在约定的时间点外的其他时间点，通过所述EDMA交换网络将从所述外部设备接收到的数据存放到指定的无效数据存储空间；其中，所述EDMA交换网络分别与所述有效数据存储空间、所述无效数据存储空间使用不同的总线进行数据交互。通过使用本发明的实施例，避免了DSP中EDMA拥塞情况的发生。
-
Patent Agency Ranking
公开(公告)号：CN101789839A
公开(公告)日：2010-07-28
申请号：CN200910077871.2
申请日：2009-01-23
Applicant: 大唐移动通信设备有限公司
CPC classification number: Y02D70/00
Abstract: 本发明实施例公开了一种基于天线接口AIF实现时分同步的码分多址TD格式数据传输的方法和系统，所述方法包括：预处理步骤：根据TD标准的载波缓冲需求，设定所述AIF接口的RAM区的组织形式；以及，设定传输上下行数据的时隙；数据传输步骤：下行数据传输：在下行时隙将天线缓冲区的数据按照AIF接口的RAM区的组织形式存储进RAM区；上行数据传输：在上行时隙将所述RAM区的数据按照其存储的顺序依次读出，并存储进天线缓冲区。本发明实施例针对TD制式要求对AIF接口进行了适当的修改，并定义了相应的数据传输方式，实现TD数据的传输，避免出现由于采用FPGA实现的接口而存在的成本高、集成度低和功耗大的问题。
-
公开(公告)号：CN101546267B
公开(公告)日：2012-08-22
申请号：CN200810102560.2
申请日：2008-03-24
Applicant: 大唐移动通信设备有限公司
IPC: G06F9/445
Abstract: 本发明提供一种向数字信号处理器的外存加载程序的方法、系统及装置，属于电数字数据处理技术领域，该方法包括：微处理器向数字信号处理器的内存加载第一程序，加载完后触发所述数字信号处理器进行第一次启动；所述数字信号处理器第一次启动后对数字信号处理器的外存初始化，并在第一次启动成功后向所述微处理器发送第一次握手信号；所述微处理器接收到所述第一次握手信号后，向所述数字信号处理器的外存加载第二程序，并在加载完后向所述数字信号处理器发送第二次握手信号。
-
公开(公告)号：CN102045880A
公开(公告)日：2011-05-04
申请号：CN200910093996.4
申请日：2009-10-09
Applicant: 大唐移动通信设备有限公司
Abstract: 本发明实施例涉及无线通信技术，特别涉及一种基于CPRI协议的数据传输方法、系统和设备，用以解决现有技术中DSP与FPGA之间需要传输无用数据，从而占用了大量存储空间和带宽的问题。本发明实施例的方法包括：发送设备根据需要发送数据的长度生成控制字，并将生成的控制字添加到需要发送的数据最前面；所述发送设备将包含控制字的数据置于发送循环缓冲区，按发送循环缓冲区的顺序向接收设备发送数据，指示接收设备根据控制字接收数据。采用本发明实施例的方法能够节省存储空间，减少对带宽的占用。
-
公开(公告)号：CN102035751A
公开(公告)日：2011-04-27
申请号：CN201110022889.X
申请日：2011-01-20
Applicant: 大唐移动通信设备有限公司
Abstract: 本发明公开了一种数据的传输方法和设备，该方法包括：当根据待发送数据包的尺寸信息确定对所述待发送数据包进行分片时，IP协议栈对所述待发送数据包进行分片处理；所述IP协议栈调用快速输入输出RapidIO驱动发送处理后的分片数据。本发明实施例中，通过IP协议栈对待发送数据包进行分片，并通过RapidIO驱动发送处理后的分片数据，可提高传输速率；而且RapidIO的消息传输过程为有响应的传输，属于可靠传输，如果发生链路拥塞，可以通过重传保证数据最终能够到达对端。
-
公开(公告)号：CN101770274A
公开(公告)日：2010-07-07
申请号：CN200810247373.3
申请日：2008-12-29
Applicant: 大唐移动通信设备有限公司
Abstract: 本发明公开了一种节能数字信号处理器系统，包括一个主处理器，至少一个数字信号处理器DSP芯片，和一个以太交换芯片，所述主处理器用于判断DSP芯片是否配置了工作任务，若判断结果为否，则确定所述DSP芯片的编号，通过以太交换芯片向所述DSP芯片发送携带所述DSP芯片编号的降低频率的命令；所述以太交换芯片用于根据降低频率的命令中携带的DSP编号，将所述降低频率的命令发送至DSP芯片；所述DSP芯片用于当收到降低频率的命令后，判断当前主频是否处于第一频率，若是，则将主频降低到第二频率，所述第二频率小于第一频率，并禁止除激活中断端口外的其它中断端口，使能激活中断端口。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.044 seconds)
