一种时延调整方法和装置

    公开(公告)号:CN104571264A

    公开(公告)日:2015-04-29

    申请号:CN201410850425.1

    申请日:2014-12-29

    CPC classification number: G06F1/08

    Abstract: 本发明实施例提供了一种时延调整方法和装置,该方法包括:现场可编程门阵列FPGA接收训练序列;比较预定的训练序列和接收的训练序列;根据比较结果,对FPGA的数据时延和随路时钟进行调整。本申请实现了自动调整时延的目的,从而提高了调整的效率。

Patent Agency Ranking