一种实现混合自动请求重传处理和信道译码的方法和系统

    公开(公告)号:CN101237241B

    公开(公告)日:2010-05-19

    申请号:CN200710063433.1

    申请日:2007-01-31

    Inventor: 耿贵杰 王乃博

    Abstract: 本发明公开了一种实现混合自动请求重传(HARQ)处理的方法和一种实现信道译码的方法,该方法为:在发送端,每次将传输块的部分经过信道译码的编码块进行存储;取出所述存储的编码块,将该编码块进行比特分离和第一次速率匹配;当所述传输块完成第一次速率匹配时,将完成第一次速率匹配的编码块进行码块级联;在接收端,每次针对一个HARQ进程数据的部分编码块,进行解第一次速率匹配和解比特分离,并将解比特分离后的编码块进行存储;取出所述存储的编码块,进行信道译码。本发明还公开了一种实现HARQ处理的系统和一种实现信道译码的系统。采用本发明,能够节省编码/译码与HARQ处理/解HARQ处理之间所需的数据存储空间。

    一种实现混合自动请求重传处理和信道译码的方法和系统

    公开(公告)号:CN101237241A

    公开(公告)日:2008-08-06

    申请号:CN200710063433.1

    申请日:2007-01-31

    Inventor: 耿贵杰 王乃博

    Abstract: 本发明公开了一种实现混合自动请求重传(HARQ)处理的方法和一种实现信道译码的方法,该方法为:在发送端,每次将传输块的部分经过信道译码的编码块进行存储;取出所述存储的编码块,将该编码块进行比特分离和第一次速率匹配;当所述传输块完成第一次速率匹配时,将完成第一次速率匹配的编码块进行码块级联;在接收端,每次针对一个HARQ进程数据的部分编码块,进行解第一次速率匹配和解比特分离,并将解比特分离后的编码块进行存储;取出所述存储的编码块,进行信道译码。本发明还公开了一种实现HARQ处理的系统和一种实现信道译码的系统。采用本发明,能够节省编码/译码与HARQ处理/解HARQ处理之间所需的数据存储空间。

    一种确定DPD系数的方法、FPGA及DPD处理系统

    公开(公告)号:CN107241070B

    公开(公告)日:2020-07-10

    申请号:CN201610189277.2

    申请日:2016-03-29

    Abstract: 本申请公开了一种确定DPD系数的方法及装置、DPD处理系统,用以提高DPD系数计算的速度,从而能够及时更新DPD系数以实现对功率放大器的非线性补偿,进而提高信号质量,本申请提供的一种确定DPD系数的方法包括:FPGA根据功率放大器的输入信号,确定前向矩阵,以及根据功率放大器的反馈信号,确定系数矩阵;所述FPGA计算所述系数矩阵的自相关矩阵的逆矩阵,并且计算所述系数矩阵和所述前向矩阵的互相关矩阵;所述FPGA根据所述系数矩阵的自相关矩阵的逆矩阵和所述互相关矩阵,确定DPD系数。

    在近端设备和远端设备之间进行帧数据传输的方法和装置

    公开(公告)号:CN107528667A

    公开(公告)日:2017-12-29

    申请号:CN201610455045.7

    申请日:2016-06-21

    Abstract: 本申请实施例提供了一种在近端设备和远端设备之间进行帧数据传输的方法,包括:近端设备生成自定义帧格式的基本帧;近端设备中内置有物理层PHY转换芯片;基本帧包括:第一个数的超组;所述超组包括:第二个数的基本组;所述基本组包括:媒体接入控制MAC帧结构数据和帧间隙;匹配所述MAC帧结构数据和帧间隙的时长与所述物理层PHY转换芯片的输出时序;通过所述物理层PHY转换芯片,将所述基本帧转换为光纤信号发送至远端设备。本申请实施例中,自定义帧结构,每个基本帧包括多个超组、每个超组包括多个基本组;每个基本组由MAC帧结构数据和帧间隙组成。MAC帧结构数据和帧间隙的时长与底层PHY转换芯片的输出时序匹配,使得底层PHY转换芯片能正常收发数据。

    实现HSPA信道编、解码的方法、装置及系统

    公开(公告)号:CN101471744B

    公开(公告)日:2011-08-31

    申请号:CN200710304378.0

    申请日:2007-12-27

    Inventor: 耿贵杰

    Abstract: 本发明提供了实现HSPA信道编/解码的方法、装置和系统。采用本发明的方法、装置和系统,通过在同一个Buffer中存储处理的数据,进而增加比特加/解扰的处理周期,减少现有HSPA信道编解码处理中所需的存储空间;通过变更比特加扰和交织过程以及比特解扰和解交织过程的处理顺序,实现减少现有HSPA信道编解码处理中所需的存储空间的目的,实现所需的空间和时间资源的优化使用。

    基于FPGA基带单元设备RRU接口协议自适应的方法及装置

    公开(公告)号:CN104053174A

    公开(公告)日:2014-09-17

    申请号:CN201410234496.9

    申请日:2014-05-29

    CPC classification number: H04L41/0813 H04W24/04 H04W84/042 H04W88/085

    Abstract: 本发明提供了一种基于FPGA基带单元设备RRU接口协议自适应的方法及装置,所述FPGA包括类型寄存器,所述方法包括:RRU加载现场可编程门阵列FPGA;所述FPGA包括一个或多个接口协议类型;所述RRU采用任一所述接口协议类型接入远端射频单元BBU;所述RRU检测所述BBU的当前接口协议类型;所述RRU针对所述当前接口协议类型在所述类型寄存器中记录对应的类型标识;所述RRU针对所述类型标识对应的接口协议类型进行配置。本发明用以检测及调整接口协议,保证与对端设备接口协议的统一,降低正常通信实现的复杂度,缩短TD-SCDMA基站演进到TD-LTE基站改造时间,保证共同组网中的设备正常通信。

    图像像素中值的获取方法和装置

    公开(公告)号:CN103793873A

    公开(公告)日:2014-05-14

    申请号:CN201410038936.3

    申请日:2014-01-26

    Abstract: 本申请提供了一种图像像素中值的获取方法和装置,该方法包括:接收图像数据;统计图像数据中每个像素值对应的像素点个数;从图像数据的最小像素值开始,按照像素值从小到大的顺序,对图像数据中的像素值对应的像素点个数进行累加;在累加的和首次大于或等于图像数据的像素点总个数的一半时,获取累加的最大像素值作为图像数据的像素中值。本申请减少了求取图像像素中值的计算量,提高了工作效率。

    信道交织方法及装置
    9.
    发明授权

    公开(公告)号:CN101453292B

    公开(公告)日:2011-09-28

    申请号:CN200710178528.8

    申请日:2007-11-30

    Inventor: 耿贵杰

    Abstract: 本发明公开了一种信道交织方法,包括:将经过比特加扰的比特数据按行写入一预设矩阵,该预设矩阵按照16QAM调制方式生成;利用预先设置的交织图样对所述预设矩阵进行置换,将其分为包含相同列数的第一分区和第二分区,以使得矩阵中的各列对的数据被按照顺序交叉读出时,符合数据写入的先后顺序;将所述第一分区和第二分区的数据按列对交叉读出。本发明同时还公开了一种信道交织器,包含该交织器的编码器、解码器,以及包含该编码器和/或解码器的移动终端和基站设备。本发明通过一新的交织图样进行信道交织,无需在进行交织处理之前对经过比特加扰的比特数据进行分离处理,简化交织流程。

    图像像素中值的获取方法和装置

    公开(公告)号:CN103793873B

    公开(公告)日:2017-06-13

    申请号:CN201410038936.3

    申请日:2014-01-26

    Abstract: 本申请提供了一种图像像素中值的获取方法和装置,该方法包括:接收图像数据;统计图像数据中每个像素值对应的像素点个数;从图像数据的最小像素值开始,按照像素值从小到大的顺序,对图像数据中的像素值对应的像素点个数进行累加;在累加的和首次大于或等于图像数据的像素点总个数的一半时,获取累加的最大像素值作为图像数据的像素中值。本申请减少了求取图像像素中值的计算量,提高了工作效率。

Patent Agency Ranking