-
公开(公告)号：CN110532577A
公开(公告)日：2019-12-03
申请号：CN201810508097.5
申请日：2018-05-24
Applicant: 大唐移动通信设备有限公司
IPC: G06F17/50
Abstract: 本发明提供了一种数字逻辑电路编译方法及装置，涉及电路技术领域，该方法包括：获取数字逻辑电路的编译步骤，采用与数字逻辑电路的编译顺序逆向的顺序，逐个判断各个编译步骤对应的时序报告是否满足预设时序要求，将不满足预设时序要求的时序报告所对应的编译步骤确定为目标编译步骤，根据每个编译策略对应的时序报告，将满足预设时序要求的时序报告所对应的编译策略，作为目标编译策略，按照目标编译策略重新编译数字逻辑电路。由于在采用目标编译策略重新编译数字逻辑电路的过程中，可以使用目标编译步骤之前的编译步骤输出的数据，能够减少客户端重新编译数字逻辑电路所花费的时间，从而可以提高重新编译数字逻辑电路的效率。
-
Patent Agency Ranking
公开(公告)号：CN109391989A
公开(公告)日：2019-02-26
申请号：CN201710661748.X
申请日：2017-08-04
Applicant: 大唐移动通信设备有限公司
Abstract: 本发明实施例提供了一种基站的数字逻辑电路检测方法和装置，所述基站包括子帧计数器，所述方法包括：从用例库加载多个子帧数据包；依据子帧计数器确定所述子帧数据包中待检测的子帧；针对所述子帧进行检测；获得所述子帧的检测结果，根据用例情况，调整子帧计数宽度，迅速实现对应子帧的快速仿真功能，自动缩减子帧中没有检测任务的子帧的时长；支持总线功能，简化仿真顶层文件，使其具有通过数据总线与验证环境连接的作用。
-
公开(公告)号：CN108932355A
公开(公告)日：2018-12-04
申请号：CN201710369925.7
申请日：2017-05-23
Applicant: 大唐移动通信设备有限公司
IPC: G06F17/50
Abstract: 本发明公开了一种逻辑验证方法及装置，应用于基站逻辑验证平台，Testbench获取DUT中执行相应可逻辑实现功能所需的参数文本，并依据参数文本生成输入激励，调用总线接口中传输输入激励的信号线，将输入激励传输至DUT，调用总线接口中传输逻辑验证结果的信号线，获取DUT基于输入激励进行逻辑验证的逻辑验证结果，基于逻辑验证结果，对DUT中相应可逻辑实现功能进行逻辑验证。针对DUT中不同的可逻辑实现功能进行逻辑验证时，可直接通过调用总线接口中传输输入激励的信号线实现逻辑验证，即，可直接在总线接口中修改信号线，不需要修改Testbench内部代码，提高了逻辑验证的效率。
-
公开(公告)号：CN110532577B
公开(公告)日：2021-06-18
申请号：CN201810508097.5
申请日：2018-05-24
Applicant: 大唐移动通信设备有限公司
IPC: G06F30/34
Abstract: 本发明提供了一种数字逻辑电路编译方法及装置，涉及电路技术领域，该方法包括：获取数字逻辑电路的编译步骤，采用与数字逻辑电路的编译顺序逆向的顺序，逐个判断各个编译步骤对应的时序报告是否满足预设时序要求，将不满足预设时序要求的时序报告所对应的编译步骤确定为目标编译步骤，根据每个编译策略对应的时序报告，将满足预设时序要求的时序报告所对应的编译策略，作为目标编译策略，按照目标编译策略重新编译数字逻辑电路。由于在采用目标编译策略重新编译数字逻辑电路的过程中，可以使用目标编译步骤之前的编译步骤输出的数据，能够减少客户端重新编译数字逻辑电路所花费的时间，从而可以提高重新编译数字逻辑电路的效率。
-
公开(公告)号：CN109391989B
公开(公告)日：2021-01-22
申请号：CN201710661748.X
申请日：2017-08-04
Applicant: 大唐移动通信设备有限公司
Abstract: 本发明实施例提供了一种基站的数字逻辑电路检测方法和装置，所述基站包括子帧计数器，所述方法包括：从用例库加载多个子帧数据包；依据子帧计数器确定所述子帧数据包中待检测的子帧；针对所述子帧进行检测；获得所述子帧的检测结果，根据用例情况，调整子帧计数宽度，迅速实现对应子帧的快速仿真功能，自动缩减子帧中没有检测任务的子帧的时长；支持总线功能，简化仿真顶层文件，使其具有通过数据总线与验证环境连接的作用。
-
公开(公告)号：CN108932355B
公开(公告)日：2020-11-20
申请号：CN201710369925.7
申请日：2017-05-23
Applicant: 大唐移动通信设备有限公司
IPC: G06F30/20
Abstract: 本发明公开了一种逻辑验证方法及装置，应用于基站逻辑验证平台，Testbench获取DUT中执行相应可逻辑实现功能所需的参数文本，并依据参数文本生成输入激励，调用总线接口中传输输入激励的信号线，将输入激励传输至DUT，调用总线接口中传输逻辑验证结果的信号线，获取DUT基于输入激励进行逻辑验证的逻辑验证结果，基于逻辑验证结果，对DUT中相应可逻辑实现功能进行逻辑验证。针对DUT中不同的可逻辑实现功能进行逻辑验证时，可直接通过调用总线接口中传输输入激励的信号线实现逻辑验证，即，可直接在总线接口中修改信号线，不需要修改Testbench内部代码，提高了逻辑验证的效率。
-
-
-
-
-
Search Results
6
records
(took 0.018 seconds)
