一种基站的数字逻辑电路检测方法和装置

    公开(公告)号:CN109391989A

    公开(公告)日:2019-02-26

    申请号:CN201710661748.X

    申请日:2017-08-04

    Abstract: 本发明实施例提供了一种基站的数字逻辑电路检测方法和装置,所述基站包括子帧计数器,所述方法包括:从用例库加载多个子帧数据包;依据子帧计数器确定所述子帧数据包中待检测的子帧;针对所述子帧进行检测;获得所述子帧的检测结果,根据用例情况,调整子帧计数宽度,迅速实现对应子帧的快速仿真功能,自动缩减子帧中没有检测任务的子帧的时长;支持总线功能,简化仿真顶层文件,使其具有通过数据总线与验证环境连接的作用。

    一种逻辑验证方法及装置

    公开(公告)号:CN108932355A

    公开(公告)日:2018-12-04

    申请号:CN201710369925.7

    申请日:2017-05-23

    Abstract: 本发明公开了一种逻辑验证方法及装置,应用于基站逻辑验证平台,Testbench获取DUT中执行相应可逻辑实现功能所需的参数文本,并依据参数文本生成输入激励,调用总线接口中传输输入激励的信号线,将输入激励传输至DUT,调用总线接口中传输逻辑验证结果的信号线,获取DUT基于输入激励进行逻辑验证的逻辑验证结果,基于逻辑验证结果,对DUT中相应可逻辑实现功能进行逻辑验证。针对DUT中不同的可逻辑实现功能进行逻辑验证时,可直接通过调用总线接口中传输输入激励的信号线实现逻辑验证,即,可直接在总线接口中修改信号线,不需要修改Testbench内部代码,提高了逻辑验证的效率。

    一种基站的数字逻辑电路检测方法和装置

    公开(公告)号:CN109391989B

    公开(公告)日:2021-01-22

    申请号:CN201710661748.X

    申请日:2017-08-04

    Abstract: 本发明实施例提供了一种基站的数字逻辑电路检测方法和装置,所述基站包括子帧计数器,所述方法包括:从用例库加载多个子帧数据包;依据子帧计数器确定所述子帧数据包中待检测的子帧;针对所述子帧进行检测;获得所述子帧的检测结果,根据用例情况,调整子帧计数宽度,迅速实现对应子帧的快速仿真功能,自动缩减子帧中没有检测任务的子帧的时长;支持总线功能,简化仿真顶层文件,使其具有通过数据总线与验证环境连接的作用。

    一种逻辑验证方法及装置

    公开(公告)号:CN108932355B

    公开(公告)日:2020-11-20

    申请号:CN201710369925.7

    申请日:2017-05-23

    Abstract: 本发明公开了一种逻辑验证方法及装置,应用于基站逻辑验证平台,Testbench获取DUT中执行相应可逻辑实现功能所需的参数文本,并依据参数文本生成输入激励,调用总线接口中传输输入激励的信号线,将输入激励传输至DUT,调用总线接口中传输逻辑验证结果的信号线,获取DUT基于输入激励进行逻辑验证的逻辑验证结果,基于逻辑验证结果,对DUT中相应可逻辑实现功能进行逻辑验证。针对DUT中不同的可逻辑实现功能进行逻辑验证时,可直接通过调用总线接口中传输输入激励的信号线实现逻辑验证,即,可直接在总线接口中修改信号线,不需要修改Testbench内部代码,提高了逻辑验证的效率。

Patent Agency Ranking