公开(公告)号：CN109427661B

公开(公告)日：2023-09-01

申请号：CN201811015011.1

申请日：2018-08-31

Applicant: 夏普株式会社

Inventor： 前田昌纪 ,  原义仁 ,  大东彻 ,  今井元 ,  北川英树 ,  伊藤俊克 ,  川崎达也

IPC: H01L21/77 ,  H01L23/544

Abstract: 缩小配置空间并且提高对准精度。阵列基板(10B)的制造方法具备：第1金属膜形成工序，通过形成第1金属膜(23)并对其进行图案化，形成具有包括开口的下层侧对准标记(39)的下层侧对准标记构成部(40)；第2金属膜成膜工序，形成第2金属膜(25)；光致抗蚀剂膜形成工序，通过形成光致抗蚀剂膜(41)并对其进行图案化，形成与下层侧对准标记的至少一部分重叠的下层侧对准标记重叠部(42)；蚀刻工序，通过选择性地蚀刻并除去第1金属膜(23)和第2金属膜中的与光致抗蚀剂膜的下层侧对准标记重叠部不重叠的部分，形成包括第2金属膜的上层侧对准标记(38)；以及光致抗蚀剂膜剥离工序，剥离光致抗蚀剂膜。

公开(公告)号：CN110521003B

公开(公告)日：2023-06-09

申请号：CN201880021738.2

申请日：2018-03-19

Applicant: 夏普株式会社

Inventor： 上田辉幸 ,  北川英树 ,  大东彻 ,  今井元 ,  铃木正彦 ,  西宫节治 ,  菊池哲郎 ,  伊藤俊克 ,  原健吾

IPC: H01L29/786 ,  G09F9/00 ,  G09F9/30 ,  H01L21/28 ,  H10K59/00 ,  H01L29/423 ,  H01L29/49 ,  H10K50/00

Abstract: 有源矩阵基板的氧化物半导体TFT(201)具有：氧化物半导体层(107)；上部栅极电极(112)，其隔着栅极绝缘层配置在氧化物半导体层的一部分上；以及源极电极(113)和漏极电极(114)，氧化物半导体层(107)在从基板的法线方向观看时包含：第1部分(p1)，其与上部栅极电极重叠；以及第2部分(p2)，其位于第1部分与源极接触区域或漏极接触区域之间，栅极绝缘层未覆盖第2部分，上部栅极电极(112)具有包含与栅极绝缘层接触的合金层(112L)和配置在合金层上的金属层(112U)的层叠结构，金属层由第1金属元素M形成，合金层由包含第1金属元素M的合金形成，第1金属元素M是Cu、Mo或Cr。

公开(公告)号：CN109491157B

公开(公告)日：2022-04-05

申请号：CN201811057904.2

申请日：2018-09-11

Applicant: 夏普株式会社

Inventor： 原义仁 ,  大东彻 ,  今井元 ,  前田昌纪 ,  北川英树 ,  伊藤俊克 ,  川崎达也

IPC: G02F1/1362 ,  G02F1/1368 ,  G02F1/1343 ,  G02F1/1333

Abstract: 一种显示面板用基板的制造方法，抑制对半导体膜和透明电极膜中的一个膜进行的蚀刻处理、退火处理给另一个膜带来不良影响的事态。其特征在于，具备：像素电极形成工序，在覆盖栅极电极(34)的栅极绝缘膜(38)上形成包括透明电极膜的像素电极(33)；半导体膜形成工序，在像素电极形成工序之后进行，在栅极绝缘膜(38)上以一部分覆盖像素电极(33)的形式形成半导体膜(42)；退火处理工序，在半导体膜形成工序之后进行，对半导体膜(42)进行退火处理；以及蚀刻工序，在退火处理工序之后进行，通过对半导体膜(42)进行蚀刻，将与栅极电极(34)重叠的沟道部(37)形成在与像素电极(33)同一层。

公开(公告)号：CN112711149A

公开(公告)日：2021-04-27

申请号：CN202011137059.7

申请日：2020-10-22

Applicant: 夏普株式会社

Inventor： 平田义晴 ,  原义仁 ,  北川英树 ,  川崎达也 ,  前田昌纪 ,  上田辉幸 ,  近间义雅 ,  今井元 ,  大东彻

IPC: G02F1/1333 ,  G02F1/1343 ,  G06F3/041

Abstract: 有源矩阵基板具备：多个TFT；层间绝缘层；公共电极，分离成分别作为触摸传感器电极发挥功能的多个分段；第一电介质层；多个像素电极；第二电介质层；以及多个触摸布线，各像素电极隔着第一电介质层与公共电极部分重叠，由此形成辅助电容，多个触摸传感器电极包括第一电极，多个触摸布线包括与第一电极电连接的第一布线以及与其他电极电连接的第二布线，第二布线在从基板的法线方向看时，横穿第一电极而延伸到其他电极，第二布线的一部分隔着第一电介质层和第二电介质层与第一电极重叠，由此形成触摸布线电容。

公开(公告)号：CN109597249A

公开(公告)日：2019-04-09

申请号：CN201811142619.0

申请日：2018-09-28

Applicant: 夏普株式会社

Inventor： 北川英树 ,  大东彻 ,  今井元 ,  原义仁 ,  前田昌纪 ,  伊藤俊克 ,  川崎达也

IPC: G02F1/1343 ,  G02F1/1362 ,  G02F1/1345 ,  G02F1/1333

Abstract: 本发明提供一种抑制连接于电极的布线干扰其他布线的情况的显示面板。一种显示面板，其特征在于，具有：玻璃基板；多个像素电极；多个TFT，其与多个像素电极的各个电极电连接；位置检测电极；位置检测布线，其与位置检测电极电连接；端子部，其配置在比位置检测布线更靠上层并配置于非显示区域A2；SOG膜，其在显示区域A1内介于位置检测布线与TFT之间并在非显示区域A2内介于端子部与玻璃基板之间；导电膜，其在玻璃基板中配置于位置检测布线与端子部之间的层且从位置检测布线横跨端子部地延伸并对端子部和位置检测布线进行连接，所述导电膜配置于SOG膜的上层。

公开(公告)号：CN109491157A

公开(公告)日：2019-03-19

申请号：CN201811057904.2

申请日：2018-09-11

Applicant: 夏普株式会社

Inventor： 原义仁 ,  大东彻 ,  今井元 ,  前田昌纪 ,  北川英树 ,  伊藤俊克 ,  川崎达也

IPC: G02F1/1362 ,  G02F1/1368 ,  G02F1/1343 ,  G02F1/1333

Abstract: 一种显示面板用基板的制造方法，抑制对半导体膜和透明电极膜中的一个膜进行的蚀刻处理、退火处理给另一个膜带来不良影响的事态。其特征在于，具备：像素电极形成工序，在覆盖栅极电极(34)的栅极绝缘膜(38)上形成包括透明电极膜的像素电极(33)；半导体膜形成工序，在像素电极形成工序之后进行，在栅极绝缘膜(38)上以一部分覆盖像素电极(33)的形式形成半导体膜(42)；退火处理工序，在半导体膜形成工序之后进行，对半导体膜(42)进行退火处理；以及蚀刻工序，在退火处理工序之后进行，通过对半导体膜(42)进行蚀刻，将与栅极电极(34)重叠的沟道部(37)形成在与像素电极(33)同一层。

公开(公告)号：CN109427661A

公开(公告)日：2019-03-05

申请号：CN201811015011.1

申请日：2018-08-31

Applicant: 夏普株式会社

Inventor： 前田昌纪 ,  原义仁 ,  大东彻 ,  今井元 ,  北川英树 ,  伊藤俊克 ,  川崎达也

IPC: H01L21/77 ,  H01L23/544

Abstract: 缩小配置空间并且提高对准精度。阵列基板(10B)的制造方法具备：第1金属膜形成工序，通过形成第1金属膜(23)并对其进行图案化，形成具有包括开口的下层侧对准标记(39)的下层侧对准标记构成部(40)；第2金属膜成膜工序，形成第2金属膜(25)；光致抗蚀剂膜形成工序，通过形成光致抗蚀剂膜(41)并对其进行图案化，形成与下层侧对准标记的至少一部分重叠的下层侧对准标记重叠部(42)；蚀刻工序，通过选择性地蚀刻并除去第1金属膜(23)和第2金属膜中的与光致抗蚀剂膜的下层侧对准标记重叠部不重叠的部分，形成包括第2金属膜的上层侧对准标记(38)；以及光致抗蚀剂膜剥离工序，剥离光致抗蚀剂膜。

公开(公告)号：CN102822981B

公开(公告)日：2014-03-12

申请号：CN201180017085.9

申请日：2011-01-17

Applicant: 夏普株式会社

Inventor： 村井淳人 ,  田中信也 ,  北川英树 ,  今井元 ,  今出光则 ,  菊池哲郎 ,  森本一典 ,  嶋田纯也 ,  西村淳

IPC: H01L29/786 ,  G02F1/1368 ,  H01L21/336 ,  H01L21/822 ,  H01L21/8234 ,  H01L27/04 ,  H01L27/08 ,  H01L27/088 ,  H01L27/146

Abstract: 本发明的电路基板（1）包括与二维排列的像素对应或者与上述像素的规定数量的一组对应地设置于同一绝缘性基板（2）上的多个晶体管元件。该多个晶体管元件的至少一个是包括氧化物半导体作为沟道层（11）的氧化物TFT（10），至少另一个是包括例如非晶硅半导体作为沟道层（21）的a-SiTFT（20）。氧化物TFT（10）和a-SiTFT（20）均是底部栅极型的晶体管。

公开(公告)号：CN101432655B

公开(公告)日：2013-08-21

申请号：CN200780015614.5

申请日：2007-04-05

Applicant: 夏普株式会社

Inventor： 菊池哲郎 ,  今井元 ,  北川英树 ,  今出光则 ,  原义仁 ,  岛田纯也 ,  松本隆夫

IPC: G02F1/1335 ,  G02F1/1368

CPC classification number: G02F1/133553 ,  G02F1/133555 ,  G02F1/1362

Abstract: 本发明的目的在于提供低成本的、高画质的半透射型或反射型的液晶显示器。本发明的液晶显示器为具备使入射光朝向显示面进行反射的反射区域的液晶显示器，反射区域具有形成于衬底上的金属层、形成于上述金属层上的半导体层、形成于上述半导体层上的反射层，反射区域具有形成于反射层的表面上的第1凹部、形成于第1凹部中的反射层的表面上的第2凹部、形成于第2凹部中的反射层(63)的表面上的第3凹部。

公开(公告)号：CN101529318B

公开(公告)日：2011-10-12

申请号：CN200780038900.3

申请日：2007-09-07

Applicant: 夏普株式会社

Inventor： 原义仁 ,  菊池哲郎 ,  北川英树 ,  今井元 ,  今出光则 ,  嶋田纯也

IPC: G02F1/1335 ,  G02F1/1343

CPC classification number: G02F1/133553

Abstract: 本发明提供反射效率高的高画质的半透过型和反射型的液晶显示装置和液晶显示装置的制造方法。本发明的液晶显示装置包括使入射光向显示面反射的反射区域，上述反射区域包括金属层、在上述金属层上形成的绝缘层、在上述绝缘层上形成的半导体层、和在上述半导体层上形成的反射层，在上述金属层、上述绝缘层和上述半导体层中至少1个中形成有多个凹部，在上述反射区域的上述反射层中形成有与上述多个凹部相应的多个凹陷，上述多个凹部中的至少2个凹部的端部间的最短距离(a)为4μm以下。