-
公开(公告)号：CN111477685B
公开(公告)日：2021-09-28
申请号：CN202010339710.2
申请日：2020-04-26
Applicant: 复旦大学
IPC: H01L29/78 , H01L29/10 , H01L29/36 , H01L29/423 , H01L21/336
Abstract: 本发明公开了一种基于半导体衬底的凹槽型场效应正反馈晶体管及制备方法，该正反馈晶体管通过凹槽型栅氧化层结构以改进平面栅氧化层正反馈晶体管的缺陷，通过引入关键的沟道区域掺杂以及与沟道区域掺杂反型的衬底掺杂和低漏掺杂区域，形成正反馈机理所需的特殊能带结构，从而达到与普通正反馈晶体管相似的电学性能与功能；此外，该正反馈晶体管具有与MOSFET相似的对称物理结构，在正栅极和栅极侧墙的掩蔽作用下，可通过与MOSFET类似的自对准离子注入工艺在沟道区域上形成低漏掺杂区域和阴极区域/阳极区域掺杂；本发明的正反馈晶体管制备工艺与传统的CMOS兼容，增加了栅氧化层电容，使电荷保留时间上升，延长了数据存储时间，提升了该器件作为存储器的性能。
-
Patent Agency Ranking
公开(公告)号：CN111509040A
公开(公告)日：2020-08-07
申请号：CN202010350749.4
申请日：2020-04-28
Applicant: 复旦大学
IPC: H01L29/70 , H01L29/423 , H01L21/33
Abstract: 本发明公开了一种基于绝缘层上硅衬底的单结晶体管，包含绝缘层上硅衬底、第一基区、第二基区、发射区，以及第一基区金属接触、第二基区金属接触、发射区金属接触和背栅金属接触；所述绝缘层上硅衬底进一步包含衬底、氧化埋层和沟道，氧化埋层位于衬底和沟道之间。本发明中绝缘层上硅衬底通过引入绝缘层即氧化埋层将沟道与衬底隔绝，从而降低寄生电容和漏电效应。本发明所述单结晶体管建立绝缘层上硅衬底上，有助于提高器件的工作速度，降低漏电和工艺难度，同时还具有抗辐射、耐高温高压以及拓展单结晶体管功能等优点。
-
公开(公告)号：CN116613179A
公开(公告)日：2023-08-18
申请号：CN202310564453.6
申请日：2023-05-18
Applicant: 复旦大学
IPC: H01L27/144 , H01L27/12 , H01L21/84 , G06N3/063
Abstract: 本发明属于脉冲神经网络技术领域，具体为基于场效应正反馈晶体管的光电脉冲神经元及其制备方法。本发明光电脉冲神经元由半导体场效应正反馈晶体管与二维光电器件集合组成，包括衬底、氧化埋层、第一沟道区、栅氧化层、正栅极、第一源极掺杂区、第一漏极掺杂区、二维材料第二沟道区，以及第一源极金属接触、第一漏极金属接触、正栅极金属接触、衬底金属接触、第二源极金属接触和第二漏极金属接触。半导体场效应正反馈晶体管通过单个晶体管实现脉冲神经元的积累释放特性，可降低硬件开销和能耗。光电脉冲神经元具有光调控脉冲频率的功能，为实现高集成密度、低功耗和功能丰富的神经形态芯片提供新方案。
-
公开(公告)号：CN111477685A
公开(公告)日：2020-07-31
申请号：CN202010339710.2
申请日：2020-04-26
Applicant: 复旦大学
IPC: H01L29/78 , H01L29/10 , H01L29/36 , H01L29/423 , H01L21/336
Abstract: 本发明公开了一种基于半导体衬底的凹槽型场效应正反馈晶体管及制备方法，该正反馈晶体管通过凹槽型栅氧化层结构以改进平面栅氧化层正反馈晶体管的缺陷，通过引入关键的沟道区域掺杂以及与沟道区域掺杂反型的衬底掺杂和低漏掺杂区域，形成正反馈机理所需的特殊能带结构，从而达到与普通正反馈晶体管相似的电学性能与功能；此外，该正反馈晶体管具有与MOSFET相似的对称物理结构，在正栅极和栅极侧墙的掩蔽作用下，可通过与MOSFET类似的自对准离子注入工艺在沟道区域上形成低漏掺杂区域和阴极区域/阳极区域掺杂；本发明的正反馈晶体管制备工艺与传统的CMOS兼容，增加了栅氧化层电容，使电荷保留时间上升，延长了数据存储时间，提升了该器件作为存储器的性能。
-
公开(公告)号：CN111509040B
公开(公告)日：2021-05-14
申请号：CN202010350749.4
申请日：2020-04-28
Applicant: 复旦大学
IPC: H01L29/70 , H01L29/423 , H01L21/33
Abstract: 本发明公开了一种基于绝缘层上硅衬底的单结晶体管，包含绝缘层上硅衬底、第一基区、第二基区、发射区，以及第一基区金属接触、第二基区金属接触、发射区金属接触和背栅金属接触；所述绝缘层上硅衬底进一步包含衬底、氧化埋层和沟道，氧化埋层位于衬底和沟道之间。本发明中绝缘层上硅衬底通过引入绝缘层即氧化埋层将沟道与衬底隔绝，从而降低寄生电容和漏电效应。本发明所述单结晶体管建立绝缘层上硅衬底上，有助于提高器件的工作速度，降低漏电和工艺难度，同时还具有抗辐射、耐高温高压以及拓展单结晶体管功能等优点。
-
公开(公告)号：CN117882177A
公开(公告)日：2024-04-12
申请号：CN202180101044.1
申请日：2021-10-30
IPC: H01L21/336
Abstract: 本申请的实施例提供了一种晶体管、集成电路以及电子设备，涉及半导体技术领域，能够降低晶体管的亚阈值摆幅。上述的晶体管包括：衬底；衬底上沿平行于衬底的第一方向依次设置有第一源区、第二源区、沟道以及漏区；沟道上设置有绝缘层；绝缘层上设置有第一栅极；漏区上设置有漏极；第一源区上设置有源极；晶体管还包括导体，其中，第一源区与第二源区接触形成接触面，导体与第一源区以及第二源区接触，并且接触面与导体垂直。
-
-
-
-
-
Search Results
6
records
(took 0.014 seconds)
