-
公开(公告)号：CN101895506A
公开(公告)日：2010-11-24
申请号：CN201010241937.X
申请日：2010-08-02
Applicant: 复旦大学
Abstract: 本发明属于无线数字通信技术领域，具体为一种适用于CMMB和DVB-H的时域同步电路结构。主要包括数据缓存控制模块，数据处理模块，模式识别判断模块以及符号粗同步和小数倍载波频偏估计模块。数据缓存控制模块完成数据的缓存和输出，数据处理模块完成数据的相关、累加和求绝对值运算，模式识别判断模块对DVB-H系统的传输模式以及循环前缀的长度进行识别判断，符号粗同步和小数倍载波频偏估计模块支持CMMB和DVB-H两种标准的符号粗同步和小数倍载波频偏估计。本发明根据两种标准时域结构的相似性，提出一种以最低的硬件代价实现最大程度的复用的结构，从而以一套硬件结构支持两种标准的时域同步。
-
公开(公告)号：CN102624401A
公开(公告)日：2012-08-01
申请号：CN201210089334.1
申请日：2012-03-30
Applicant: 复旦大学
IPC: H03M13/11
Abstract: 本发明提供一种高效的LDPC译码器结构与数据冲突解决方案，译码器采用了通用的串行处理方式，但对LDPC译码算法与硬件架构都进行了特殊优化。经典的TDMP算法无法适用于非结构化的LDPC码，如DVB-S2和CMMB中的LDPC码。如果直接采用TDMP算法则会引发数据冲突，降低LDPC码性能。本发明针对TDMP算法进行了优化，使其能很好的适用于非结构化的LDPC码。传统上，外信息的读写都是一次一完成，需要大量的存储空间，本发明对此进行了优化，有效地降低了译码器所需的存储空间。在处理单元上，本发明也优化了外信息的恢复与前验信息和后验信息的更新操作。并且为了兼容结构化与非结构化LDPC码，本发明还优化了译码的主时序。通过以上种种优化措施，本发明提高了译码器的硬件使用效率。
-
公开(公告)号：CN102611462A
公开(公告)日：2012-07-25
申请号：CN201210089263.5
申请日：2012-03-30
Applicant: 复旦大学
IPC: H03M13/11
Abstract: 本发明属于通信技术领域，具体为一种LDPC-CC译码算法及译码器。所述译码器电路由主控制器、处理器、外信息存储器构成，其中多个处理器间串行连接形成一个流水线结构，后验信息在相邻处理器间直接传递，而外信息则通过外信息存储器传递。该译码器采用了层次化译码算法,提高了算法收敛速度，只需传统的BP算法一半的处理器便能取得更好的译码性能。并且本发明能够有效地减少所需储存单元，从而节省硬件资源的消耗并降低译码器的功耗。
-
Patent Agency Ranking
公开(公告)号：CN102611462B
公开(公告)日：2015-03-04
申请号：CN201210089263.5
申请日：2012-03-30
Applicant: 复旦大学
IPC: H03M13/11
Abstract: 本发明属于通信技术领域，具体为LDPC-CC译码算法及译码器。所述译码器电路由主控制器、处理器、外信息存储器构成，其中多个处理器间串行连接形成一个流水线结构，后验信息在相邻处理器间直接传递，而外信息则通过外信息存储器传递。该译码器采用了层次化译码算法,提高了算法收敛速度，只需传统的BP算法一半的处理器便能取得更好的译码性能。并且本发明能够有效地减少所需储存单元，从而节省硬件资源的消耗并降低译码器的功耗。
-
公开(公告)号：CN101895506B
公开(公告)日：2013-05-01
申请号：CN201010241937.X
申请日：2010-08-02
Applicant: 复旦大学
Abstract: 本发明属于无线数字通信技术领域，具体为一种适用于CMMB和DVB-H的时域同步电路结构。主要包括数据缓存控制模块，数据处理模块，模式识别判断模块以及符号粗同步和小数倍载波频偏估计模块。数据缓存控制模块完成数据的缓存和输出，数据处理模块完成数据的相关、累加和求绝对值运算，模式识别判断模块对DVB-H系统的传输模式以及循环前缀的长度进行识别判断，符号粗同步和小数倍载波频偏估计模块支持CMMB和DVB-H两种标准的符号粗同步和小数倍载波频偏估计。本发明根据两种标准时域结构的相似性，提出一种以最低的硬件代价实现最大程度的复用的结构，从而以一套硬件结构支持两种标准的时域同步。
-
公开(公告)号：CN102624401B
公开(公告)日：2014-08-06
申请号：CN201210089334.1
申请日：2012-03-30
Applicant: 复旦大学
IPC: H03M13/11
Abstract: 本发明提供一种高效的LDPC译码器结构与数据冲突解决方案，译码器采用了通用的串行处理方式，但对LDPC译码算法与硬件架构都进行了特殊优化。经典的TDMP算法无法适用于非结构化的LDPC码，如DVB-S2和CMMB中的LDPC码。如果直接采用TDMP算法则会引发数据冲突，降低LDPC码性能。本发明针对TDMP算法进行了优化，使其能很好的适用于非结构化的LDPC码。传统上，外信息的读写都是一次一完成，需要大量的存储空间，本发明对此进行了优化，有效地降低了译码器所需的存储空间。在处理单元上，本发明也优化了外信息的恢复与前验信息和后验信息的更新操作。并且为了兼容结构化与非结构化LDPC码，本发明还优化了译码的主时序。通过以上种种优化措施，本发明提高了译码器的硬件使用效率。
-
公开(公告)号：CN101938330A
公开(公告)日：2011-01-05
申请号：CN201010270030.6
申请日：2010-09-02
Applicant: 复旦大学
Abstract: 本发明属于无线数字通信技术领域，具体为一种支持多码率的Turbo码译码器及其存储资源优化方法。本发明译码器主要包括存储输入输出、外信息、分支度量、前向状态度量的存储单元，计算分支度量、状态度量、后验概率、外信息、地址等的计算单元，以及选择单元与主控单元。存储资源的优化涉及输入存储块复用，外信息校正、截断与补0，实时计算交织地址从而消除交织地址存储块，使用两块双口RAM简化分支度量缓存等。本发明所提出的多码率译码器，其存储资源得到最大程度的减小和优化，可以显著降低芯片面积和功耗。本发明适用于第三代移动通信标准CDMA2000，并可直接应用于新一代欧洲移动数字电视标准DVB-SH。
-
公开(公告)号：CN101873277A
公开(公告)日：2010-10-27
申请号：CN201010197937.4
申请日：2010-06-10
Applicant: 复旦大学
CPC classification number: Y02D70/10
Abstract: 本发明属于无线数字通信技术领域，具体为一种适用于DTMB系统抑制长回波信道估计和均衡的VLSI结构。本发明采用的信道估计算法是利用迭代的方法将帧头在帧体中的拖尾和帧体在帧头中的拖尾进行较准确的估计，然后重构出帧体得到较为准确的帧体数据，再利用线性插值进行数据的均衡，以消除长多径对传输数据的影响。本发明提出的硬件结构包括：顶层控制模块，FIFO模块，N点的FFT/IFFT模块，N1点的FFT/IFFT模块，插值模块，MMSE滤波模块和帧头/帧体重构模块；根据系统时钟和时序关系对算法进行了简化处理以达到主要模块分时复用的目的。与简化之前的相比，本VLSI结构硬件资源大大减少，功耗大大降低。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.013 seconds)
